既に合成されたファイルを再コンパイル

[sudheerprasad]

こんにちはすべて、私は、FIRフィルタを設計し、1.8Vのライブラリとを合成している、私は再び1.2V（そのセルが変更される文句を言わないこと、およびエリア内の任意の変化が文句を言わない）で合成したファイルをコンパイルしたいのですが、唯一の遅延と消費電力値の変化。 set_dont_touchはだって私は私の全体の設計が無視される最上位モジュール上で同じとset_dont_touchにするここでは使用できません、私の目標を達成する方法はありますか？

 

[shelby]

セルを変更しない場合、なぜあなたは、再合成する必要があるのですか？

 

[sudheerprasad]

私はセルを変更することなく、1.2Vで再合成したい、つまり面積は同じままですが、電力および遅延の値は、1.2Vのライブラリを使用して計算されます。

 

[shelby]

あなただけの1.2V（とない再合成）で再度タイム既に合成されたネットリストにするように聞こえる。ちょうどVerilogおよびSDCとreport_timing / report_power、新しいライブラリに読み込む