方法のSAR ADCのコンパレータの分解能を上げるには？

[pz5921087]

こんにちは、私は12ビットと2kS / sの速度のSAR ADCを設計しています。構造が一般的で簡単です。しかし、私はコンパレータ（プリアンプ+ラッチ+バッファ）を考慮しているとき、私はそれだけで約5mVの電圧差を検出できることが分かった。 12ビットADCではそれはどのようにこのコンパレータの解像度を向上させるので、0.3mVの電圧差について検出するために必要ですか？以下の図は、私のコンパレータ回路は[URLの= http://images.elektroda.net/64_1299143429.jpg]の[/スペース] [を/のURL] http://images.elektroda.net/64_1299143429_thumb.jpg~~V [スペース]

 

[JoannesPaulus]

あなたは、インスタンス、複数のプリアンプ段をカスケードまたは単純なカレントミラー負荷の代わりにクロス結合された負荷を追加するためには、プリアンプに利得を追加する必要があります。

 

[love_analog]

ゲイン、オフセットに役立つ可能性があります（後続のステージが原因のものでない限りオフセット）。一つの方法は、このような、自動など、相関ダブルサンプリングをゼロなどの手法を使用することです。