整数N PLLのロック-デバッグするためにガイドをしてください。

G

Guest

Guest
私のPLLは、2.485Ghz 2.475設計されたにロックされてGHzの

リファレンス周波数比が分割さ5HHZと495です。

ガイドして下さいデバッグする

 
これは、..）が読み込まようになるのプログラミング可能¥性がありますLSBがエラー（さが間違っ

 
比制御ビットがチェックされ、正しく提供比率を495

他の可能¥性

 
ディネッシュAgarwalが書き込み：

私のPLLは、2.475 GHzの2.485Ghzにロックされて設計されたリファレンス周波数は、分周比5HHZです495です。ガイドして下さいデバッグする
 
1、ロックされてそれは本当に？すなわち。場合は、少し変更する基準周波数をあなたは必要ありませんVCOの周波数変化正確にはどの程度までそれが数学の言葉？

それは道である多くの場合、PLLの奇数でプログラムすることがチップは必要です。時にはN個の数は実際にはN 1、またはそのようなもの。記事を読むデータシートご注意ください。プログラム場合は、そこにあるベンダー提供のソ¥フトウェアは、ソ¥フトウェアと見て何読んでくださいITはレジスタを説明します。

リッチ
www.MaguffinMicrowave.com

 
AdvaResは書き込み：こんにちはディネッシュのアガーウォール、私はPLLのと同じ問題に直面している。
私はそれについてはよく分からないが、私はこの問題は、チャージポンプおよび漏れフィルタに関連していると思います。実際には、あなたのPLLのフィードバック信号がダウン信号を生成アップをCPとリファレンス信号の生成と仮定します。
時PLLがロックされて、平均電荷とdechargeはゼロです。
したがって、CPの漏れを考慮し、VCOのVTuneは減少します。
フィードバック信号は、少し周波数の高次の漏れ損失を補償するためにしなければならないので。Doは、誰か私に同意する？
 
saro_k_82は書き込み：第..
漏れのない額は、このエラーを作成できます。
それはだけ拍車pnoiseスペクトルのマニフェストすることができます。

それが唯一の分割係数を誤って解釈した場合する必要があります
 
tspcの制限をフィードバック設計のない周波数分インバータがあります。もっと見るように10GHz帯ので動作するように設計されたフリップフロップの場合極端に500MHzですることができます失敗します。<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />それはちょうど、私は....障害を他の任意の検索ですができるように

 
プログラミング場合は、この周波数が高くなる5MHzのでは、VCOのもプログラム分周比を490が提供する"通常とし、"2450MHzを、1つはうまく機能¥することができますと言うプログラミングが...
..我々が議論してくださいこの検証をし、

 
ThersはVtuneている他のVCOのオフセット電圧をソ¥リューションに使用するような修正このバグを。

BigBossは書き込み：

あなたは"通常"2450MHzを、また、VCOの周波数が高くなるこのプログラミングでは5MHz与える分周比を490プログラム場合は、1つは、プログラミングがうまく機能¥し言うことができる...

し、我々は議論..この検証を試してください
 
たぶんあなたのFrefはです）オフ（エキストラボード容量。
参照してください場合Fref = 5.02MHz。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top