接続バルクとアプリケーションシートのRF以外のソ¥ースのNMOSのために

[mhrnaik]

こんにちは、

私は切り替える必要があります午前アンプの設計に、30回1秒間に約オフにします。アンプですステージを折り返しカスコード高めるオペアンプは利得2。私はシミュレーションを実行すると、私は一緒に、すべてのトランジスタ接続され得る非常に良いソ¥ースと結果を一括。今私はアンプこのレイアウトをの午前描画。

理解として、私は、NMOSの場合）層の-そこにある絶縁層/よくb - n個の同梱P基板と基板（チップ、私は一緒にconenctionsをすべき2つの罰金短絡これらがあります。たぶん私は基板NMOSが必要使用深いnと-基板wを/層bをよくチップ？

機能¥すれば層が、これは分離の場合、この目的は、できる人なら誰が教えて私を何ですか？ありがとう。

 

[Guest]

[No message]

 

[erikl]

mhrnaikは書き込み：

たぶん私は深いNウェル/チップの基板を同梱NMOSが基板層bを使用してですか？

 

[dick_freebird]

電源の回路の影響することができますだけでなく選択のもありどこに
とDC性能¥。たとえば、ソ¥ースフォロア
されますが以下の容量性負荷場合には、ネクタイも
負電源だけでなく、オフセットが体効果VTを
（変数としてもワット/コモンモード電圧）;利益のために
エアコン、それほどCMRRと良いの歪み。逆
のDCの直線ですも良い真得る場合は良いでしょう、
ボディは、しかし、に縛らsource遅い立ち上がり時間などif
デバイスの周りする必要があります平手打ち、大きな老いたも容量が小さい。