必要..出力をパラレル入力をシリアルエンコードするために

[kokei74]

これをすることができます修正誰かに私が手伝ってくれる？
私はちょうど）O4の、必要に変更入力に（4ビット）、1ビットの4つのポート（O1の、O2は、オゾン。ライブラリのIEEE;
使用ieee.std_logic_1164.all;

エンティティエンコーダは、

ポート（私は：std_logic_vector（3 downto 0）;
O1の：アウトトライステート;
O2は：アウトトライステート;
O3の：アウトトライステート;
O4の：アウトトライステート
）;
エンドエンコーダ。

のエンコーダbehvはアーキテクチャです
始める
ケース（1）<です=
ときに"0001"=> O1の<="1";
O2は<="0";
O3の<="0";
O4の<="0";
ときに"0010"=> O1の<="0";
O2は<="1";
O3の<="0";
O4の<="0";
ときに"0100"=> O1の<="0";
O2は<="0";
O3の<="1";
O4の<="0";
ときに"1000"=> O1の<="0";
O2は<="0";
O3の<="0";
O4の<= 1";
最後のケース。エンドbehv;

 

[Guest]

kokei74、

次の場合を行うだけで4つの個別の出力なぜ分割だけしたいに4つの入力をビット：

コード：ライブラリのIEEE;

使用ieee.std_logic_1164.all;エンティティエンコーダは、

ポート（

私：std_logic_vector（3 downto 0）;

O1の：アウトトライステート;

O2は：アウトトライステート;

O3の：アウトトライステート;

O4の：アウトトライステート

）;

エンドエンコーダ。エンコーダのアーキテクチャbehvは

始めるO1の<=私（0）;

O2は<=私は（1）;

O3の<=私は（2）;

O4の<=私は（3）;エンドbehv;

 

[Guest]

[No message]

 

[kokei74]

親愛なる基数、

答えウル『THXここ。私は罰金完全にしてみました両方の方法とその作品。私の入力は基数は拳`llのだけ使用して私はそうguaranteホット-される"1つのコードを。ところでありがとう私が学ぶことからSPに変換別の方法を2 ..カントーコード！

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />