後、ピンチオフ彩

[Willt]

こんにちは友人、

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"非常にハッピー¥" border=¥"0¥" />現時点で、私は）勉強チャネル長変調（CLMのよ
MOSFETです。単純に言えば、時のnチャネルであるトランジスタは
飽和領域とVDSは増加のIdは、増加固定VGSは
のためにCLMの直線。これは、空乏領域の深さ
バイアスダイオードの両端のドレイン逆と基板が取得
大きくなるとによりVdsの増加、効果的な原因と短い
長〜レフ= 1 /（1 ラムダ* VDS）は。

私の質問があります：
（1）減少の長さのトランジスタ効果として、彩度を希望速度が原因？

<img src=¥"http://www.edaboard.com/images/smiles/icon_question.gif¥" alt=¥"質問¥" border=¥"0¥" />で増加Vdsをため効果のチャネル変調長さの効果を補償する飽和の速度定数もしそうなら）（2 IDを順番にするになることですか？

<img src=¥"http://www.edaboard.com/images/smiles/icon_question.gif¥" alt=¥"質問¥" border=¥"0¥" />チャネル長変調は：Idの増加のCoSレフ>減少=
大きな電界が（>]フィールドに）=超えて重要な電気
モビリティの低下は、（速度飽和）=> Idの減少=>
トータル効果：IDは一定に保ちます

すべてのコメントは〜大歓迎ですが、非常に

ウィル

 

[Guest]

申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[bilalkadri]

、こんにちは

速度飽和は、デバイスのチャネル発生の両方チャネル長と短い。我々は（devicsチャネル不足しているの時代の特徴サイズ≤1um）。重要な）VDSの低い間でソ¥ースは非常にドレイン確立で（速度飽和がかかる場所をより早くEは期待どおりにピンチオフにします。メール=のdV / dxの

したがって、従来のチャネル長変調の概念は、デバイスのチャネル長がしないように正確に適用される、短チャネルのデバイスとしては、本与えています。