平均抵抗の基礎についての情報を探しています

[manissri]

みなさんこんにちは、私は/ 6ビットのフラッシュ型ADCです1gsを大幅に削減できしたい。これは私のための私のDNLを低減する方法を平均抵抗が必要です。私はプリアンプの出力の間に接続された抵抗ネットワークは、DNLを削減する方法を理解することができません。 uは任意の論文を持っている場合/リンクは/ docsには、基本的な抵抗の平均の基本を理解してください。プラザに役立ちます。お願いして、Manish

 

[Vamsi Mocherla]

ルディヴァンデPlasscheの本を参照してください。この本は、フォーラムで掲載されて

 

[maxwellequ]

あなたが確認することができます：ページFigueiredoさんとJ.バイタルを、"フラッシュアナログ - デジタルコンバータの技術を平均は、"IEEE TCASの私は、巻51頁233から253まで。月は2004年このリファレンスでは、他の以前に提示された理論的な作品を指します。アベレージングが向上の両方のINLおよびDNL（DNLの改善が大きいです）。この改善は抵抗がプリアンプの出力の間に接続されている場合、そのオフセット電圧は、相関確率変数になるという事実によるものです。 DNLは、連続してプリアンプのオフセット電圧の差に依存するので、それを大幅に改善されています。 Rgds。

 

[manissri]

任意のドキュメント研究論文は、可能であればplzは私に送って