差動オペアンプの以下のスペックをシミュレートする方法を、助ける

F

fxxjssc

Guest
こんにちはすべて、私のツールでは、どのように差動オペアンプの時、オープンループゲインをセトリング、スルーレートをシミュレートするために私に言うことができる、HSPICEです。またはiが参照可能なすべての書籍があります。感謝
 
こんにちは、私は、Cadence内で作業を行います。ただし、メソッドは同じようなことを願っています。 1。 Setteling時間==> OPAMPの- VEのフィードバック構成を接続します。入力（+ VE）にステップを（矩形波でもそうでしょう）を付けます。ステップの大きさは（ICMRへICMR +）フルスケールをカバーする必要があります。今過渡応答2を見る。 I / P（0.1mvに2mVの大きさを言う）で、非常に小さな信号を与えると、オープンループ構成で過渡応答を探します。 3。スルーレート==>少し混乱。最大スルーレートをlookigするためには、まずレスポンス（;出力の途中で記者つのカーソルをスロープを測定する）の傾きを測定することができます。 REF：（アナログ設計図書）1：差分アンプ用。 Razavi ==>このボード2で空く。アレンホール氷山等..助けることを望む... sankudey
 
おかげで、何についてのシングルエンドconterpartに差動オペアンプを変換し、これらのスペックを測定する。あなたの意見は何です
 
こんにちは、ここで私はクラシックがよく適用されると考えていると思う。 MOSの場合は、カレントミラー（確かにミスマッチが関係してくる）ことによってそれを行う。 BJT/HBT->ちょっと混乱のために、より良いつの出力を終了です....からいくつかのアイデアを得ることができる"グレイ...マイヤー..."本（四著者は。これは、このEDABoardで利用可能です...希望はあなたを助けるでしょう.... sankudey
 
アレンによって書かれた本のCMOSアナログ回路設計を参照してください。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top