差動アンプの問題

[momokochan]

私は、差動電圧を増幅しようとしています（mVの数十）と私はオペアンプの差動アンプに焦点を当てています。回路が接続されています。ここで、R1 = 2kおよびRF = 100K。この回路では、代わりに+のリファレンス抵抗でGNDに行くから、私はそれがVR = 0.5Vに接続されています。 Voutは= VR + RF/R1 *（V2-V1）：方程式として判明した。これが行われる理由は、私は差動電圧がゼロのとき、出力が0.5Vになるように0.5Vでの出力をシフトできるようにするためです。しかし、ここで私の問題です。前述の回路の許容誤差から、V2はV1（これは最大で50mVのかもしれません）よりも低くなることがあります。私は0.5Vで、出力を保持したい場合でも、V2 <V1。回路のどのようなこのような関数を実行することをお勧めします？

 

[LvW]

は、これは私があっても0.5Vで出力を維持したいV2 <V1 はどういう意味ですか？出力はV1とV2に独立した0.5ボルトのままでなければなりませんか？質問/問題は私には明らかではありません。

 

[alexan_e]

（ - 入力）と出力の差を増幅します。通常はV2（+入力）V1ことが高くなるであろう彼は何回時V1が存在することを言います（ - 入力）V2より高い電圧を持っている（+入力）と、彼はその場合には0.5V以下にならない出力をしたいと考えています。アレックス

 

[momokochan]

[QUOTE = alexan_e; 853024]通常V2（+入力）V1は大きいでしょう（ - 入力）と出力の差を増幅します。彼はV1回があることを述べています。（ - 入力）がV2より高い電圧を（+入力）になり、彼はその場合には0.5V以下にならない出力を持っていたい[/QUOTE]正しい。言い換えれば、数学的に出力電圧はVoutは= VR +（RF / RI）*（V2-V1）V2> = V1 Voutは= VRの場合、V2 <V1は、[/インデント]これは達成することができます[インデント]の場合として記述することができますV2は最低でもV1に制限されている場合。私は私は基本的な回路を知っているので非常に回路設計の経験がないよ、と私は考えることができる唯一の​​方法は、何らかの形でV1に比べてV2制限しています。コンパレータとし、オペアンプのフィードバックのようなもの？コンパレータの設計はかなりの差として複雑になる場合がありますが唯一の〜50mVです。私はちょうどこの他の誰かが前に対処されていたようなような気がします。

 

[chuckey]

アンプの入力-VEにバイアス-VEのビットを供給します。フィード抵抗はゲイン計算を行う際に考慮する必要があります。同様に、その値は、VO = + 0.5 VとVin = 0Vで計算する必要があります。フランク