完全差動が不安定に折り返しカスコード

Y

YAG

Guest
こんにちはすべて。

私はリズムのアンプをオペアンプ午前しようとしてカスを設計FDは折り返し(ステージ)を入力PMOSの。私はループを見るオープンで、それは、位相とはOK、ノード電圧値は直流ご滞在。しかし、私は斜面する増加を介して、それを閉じてループを静電容量負帰還増加のACシミュレーションの位相が与える交流が期待どおりの利得ですからしてから0。また、私が解析過渡ノードを介して見てで、それが見られることVDDまたは得た立ち往生のどちらかvssのノードがなくても時間後に入力されたAC信号。

私は同じ結果がですが、あるとしたシミュレーションの両方でなくCMFBと。何が容疑者いつものことですか?

 

Welcome to EDABoard.com

Sponsor

Back
Top