奇妙なFSMの動作

P

Pavelll

Guest
友達こんにちは!私は自分のプロジェクトにFSMを使用して、それは非常に奇妙な動作をします。
Code:
は常に@(*)ケース(state_global) `WAIT:場合(wait2pass)state_next_global =` PASS、他の場合(wait2work)state_next_globalは= `WORK;他state_next_global =` WAIT、 `PASS:IF(pass2wait)state_next_global =`ちょっと待ってください。 `WORKます:if(work2wait)state_next_global =` WAIT、デフォルト;(!RSTN)state_next_global = `PASS ENDCASE常に@(posedge CLKまたはnegedge RSTN)の場合state_global
 
FSMは、可能なすべての状態をカバーするために2ビットを必要とする3つの状態を持っています。私は一つの可能​​性はわずか1ビットが割り当てられていることだと思います。ところで、 `PASSと` WORKの状態は、ラッチを避けるために 'ELSE'ブランチを追加する必要があります。 [QUOTE = Pavelll。1111505] Helloのお友達!私は自分のプロジェクトにFSMを使用して、それは非常に奇妙な動作をします。
Code:
は常に@(*)ケース(state_global) `WAIT:場合(wait2pass)state_next_global =` PASS、他の場合(wait2work)state_next_globalは= `WORK;他state_next_global =` WAIT、 `PASS:IF(pass2wait)state_next_global =`ちょっと待ってください。 `WORKます:if(work2wait)state_next_global =` WAIT、デフォルト;(!RSTN)state_next_global = `PASS ENDCASE常に@(posedge CLKまたはnegedge RSTN)の場合state_global
 

Welcome to EDABoard.com

Sponsor

Back
Top