基板のノイズ解析

[p_shinde]

こんにちは、HW ASICフローで絵になる基板のノイズ解析を行う？それは、フルチップレベルでのみ来るのですか？ HW異なるそれはケルトからです？可能であれば、誰もがそれに使用されるSNAとの流れを与えることができる...？おかげで、プラサド

 

[leeenghan]

こんにちは、基板のノイズ解析を行うには、（。キャップも重要ですが、抵抗はここでより重要である）基板にresisitiveネットワークを抽出する必要がある私は、セルティックは基板雑音を行っていないと思う、それはのxtalkノイズを行います。現時点では、ほとんどの分析では基板が一つのノードであると仮定。これは悲観的です。よろしく、工学ハン www.eda - utilities.com

 

[steven852]

私はケルトをしませんが、私はそれがネットのxtalkに集中して以来のPrimeTime SIは、どちらかの基板のノイズ解析を行うことはできると思います。あなたの質問の点では、スパイスは、抽出後のより良い選択かもしれません。確かに他の誰かがここで何を行うには良いアイデアを持っている。

 

[hys]

基板雑音は、主に我々はDSM（ディープサブミクロン）時代に入っているように、SoC設計で直面する問題です。これらの設計のほとんどは、同じダイの上に座って、デジタルとアナログの両方の処理ユニットとミックスドシグナル設計になります。により、デジタル側に大きな信号振幅にnoiceを切り替えると、一般的なsustrateを通じて伝播し、アナログ側の動作を破損することができます。これは、基板雑音と呼ばれています。添付画像を見てください..よろしく、Harish http://hdlplanet.tripod.com/ http://groups.yahoo.com/group/hdlplanet