K
karnopas
Guest
こんにちはすべて、
私はドラキュラがでLVSを行って問題と提案を必要とするお客様。
私は(両方の回路図とレイアウトの幅描いたCMOSトランジスタ1.405umのL = Toshiba参考文献)。しかし、ドラキュラLVSは、不一致を報告します。
これは、方法が表¥示されますが異なるの幅を丸めドラキュラがあった、1.40umすなわち回路図と1.41umのレイアウトです。これは、解像度のように見える0.01umドラキュラだけ。
"オプション規模"&"決議"は0.001であったに設定され、すでに。
どのように解決をすることができますのLVS私は改善できるか?
私はドラキュラがでLVSを行って問題と提案を必要とするお客様。
私は(両方の回路図とレイアウトの幅描いたCMOSトランジスタ1.405umのL = Toshiba参考文献)。しかし、ドラキュラLVSは、不一致を報告します。
これは、方法が表¥示されますが異なるの幅を丸めドラキュラがあった、1.40umすなわち回路図と1.41umのレイアウトです。これは、解像度のように見える0.01umドラキュラだけ。
"オプション規模"&"決議"は0.001であったに設定され、すでに。
どのように解決をすることができますのLVS私は改善できるか?