問題-ドラキュラLVSの解像度のみ0.01um

[karnopas]

こんにちはすべて、

私はドラキュラがでLVSを行って問題と提案を必要とするお客様。

私は（両方の回路図とレイアウトの幅描いたCMOSトランジスタ1.405umのL = Toshiba参考文献）。しかし、ドラキュラLVSは、不一致を報告します。

これは、方法が表¥示されますが異なるの幅を丸めドラキュラがあった、1.40umすなわち回路図と1.41umのレイアウトです。これは、解像度のように見える0.01umドラキュラだけ。

"オプション規模"＆"決議"は0.001であったに設定され、すでに。

どのように解決をすることができますのLVS私は改善できるか？

 

[crazy_analog]

レイアウトをもらうのバンド？
場合バンドのレイアウトは、そのサイズをトランジスタが抽出されません正しく。
あなたはパターンを試してまっすぐ？

 

[Guest]

[No message]

 

[waxtomato]

私は0.005umの解像度を午前しないよう製造することができますあなたの確認、どうしてサイズがこのような奇妙な？

 

[karnopas]

コメントあなたのおかげでは、

私は係数を使用して0.52x縮小0.35uレイアウトから技術0.18u。したがって、ゲートポリまっすぐに縮小2.7um（それは）、グリッドにスナップします。ドキュメントからグリッドに指定されたサイズ0.005ですが、私は1.405umを得た

Karnopas