問題レギュレータのLDOのパワーMOSと漏れ

M

mitgrace

Guest
親愛なるすべて：

私はPMOSのLDOレギュレータが設計レギュレータを、私たちが外部デバイスと、今LDOレギュレータはよく間違って現象を回避あるため、できないアンプができますPMOSのゲートは、OPの誘導の一部漏れがので。良いか誰もが知っているMOSはどの電源か誰もが知っている、どのように解決する問題を、この？

のPS、私は使用SI2301。

感謝

 
ステージの最後のOP追加の電流をしようとする

<img src=¥"http://www.edaboard.com/images/smiles/icon_wink.gif¥" alt=¥"ウインク¥" border=¥"0¥" />
 
すみません、あなたが感謝を設計し、どのように意味のバッファを現在の追加これを、図しない場合がある紙、または

 
<img src=¥"http://www.edaboard.com/images/smiles/icon_cool.gif¥" alt=¥"クール¥" border=¥"0¥" />

私はチェックと思うためですが、ノイズ、およびソ¥ースゲート抵抗を100 KBの周りから追加1。

 
残念..どのように大規模なリーク電流powerMosについてのあなたの？？

Vdsをとして（私が知っているパワーMOSFET IDは= 6AのCGSは= 1000p漏れ= 0.1ua = 0
VGSは= 20V）を、またはSI2031は..をリーク電流が大きい

 
親愛なるすべて：
私は結果を要約した私のメジャー、私はループに近い私がcoonetするときにOPとSi2301、今では意味がループのOPオープン、行動赤外線右しない追加bwtween現在のバッファを、行動は間違っていると、V 1.8Vの場合、V -は2.2 1.2フォームギャップはのうち、（OPがいる0.777v、だから一人で、私は測定スタンドをPMOSの、私が追加大きな抵抗）（700万のゲート、volatgeと私は強制的に）抵抗し、次にvolatgeを測定ゲート0.77vですが、これは、ゲートに見えるそれをそれが私が測定したいくつかのリーク、cuurentを、私の質問は、おかげで私の強制的にどのように行うには、モードDCをLDOレギュレータを修正

 
のPS。Googleのシステムでは1.8Vです変換3.3vのは、我々は感謝レギュレータ、LDOのこの使用3.3 MOSをデザインする

 
が測定すべきかを流れている：
1。あなたは、amperemeter電流漏れをすることができます測定方法くらいですか？
2。oscのループが近い測定出力によって交流、多分。
3。しきい値テスト出力PMOSを

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top