問題をVerilogの学習

[choonlle]

方法：
方法1：ストレートしないプロジェクト
：研究Verilogの...一歩一歩、章最初の構¥文で第2章Metohd
方法は3：2の方法作業と方法1に移動します。よりいずれかを上記の3つの方法、1つは何ですか？
ご..与えるいくつかのアドバイスを

デザイン産業の実用的な必要があります。問題は顔の一部、高速Verilogの学習を希望する！によって
choonlle

 

[Guest]

[No message]

 

[sheik_vb]

方法3は..................優れている

 

[zeeshanzia84]

ofcourseの3番目のメソ¥ッドは、1つは明らか！
1良いと簡単に本に従うこと版ですVerilog HDLの（サミルPalnitkar）2。
一人一人の上流から下流）と完了（alongwith章最初の7各-これは... 1日あたり以下のことができることが行わの時間は約3日より5

その後、プロジェクトに移動しますすることができる。

ホープは、このことができます！

 

[mrtang]

私はそう思う
方法は3、多分それはあなたのために優れている

 

[alpeshchokshi]

Verilogののverilogと同じ基本的にはCの本当にその場合は知っているCを学ぶのは簡単
言語だけでなく、いくつかの概要を取得少なくともし..要件を掘るプロジェクトを立ち上げたことをお。推測最善の方法を私はthatsの

 

[jarodz]

HDLは回路を、デジタル言語を記述、その名前と同様。Verilogの後の構¥文使い慣れたている場合は、あなたがそれをsythesisとコードすることができます試しに書き込む小さい。これは書いてあなたは、回路はあなたです感をどのような取得します。特に、あなたがフロップをフリップして、回路を学ぶ方法について説明します組み合わせ。理解するために最良の場合は、説明別の回路を実装すると同じにすることができますしてください。RC）を、文書の合成ツール（直流説明ですsynthesiable学ぶ非常によいです。これは、実験は私の。も5月のお手伝いをそれは。

よろしくお願いいたします。
ジャロッド