問題のVirtex 2 PROは=>"と"なる"や

  • Thread starter wouterdetuinkabouter
  • Start date
W

wouterdetuinkabouter

Guest
こんにちは、

I'meはXC2VP30プロザイリンクスのVirtex 2作品をメチルエチルケトンにi成功させた卒業今年。我々は、ファイルを使用するVHDLのSimulinkは作成します。
私たちは奇妙なことが起こって。私たちはプログラム"と"Simulinkで、我々はそれを生成し、"ダウンロード"またはそれにのようなのVirtex、それが動作します。
私たちはすべて質素ているしようとした別のFPGAの(スパルタン3)と正常に動作します。
私はファイルを生成して投稿も。
私にできるために?こんにちは

 
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
私たちは、障害を発見した。
LEDは、で設定する必要があります"0"の代わりに1""。
"だから"や"なる"
申¥し訳ありませんの人々 !

こんにちは

 

Welcome to EDABoard.com

Sponsor

Back
Top