問題ができますこれで私を誰もが手伝ってくれる？

[aglow_pig]

誰やあ、

1。あるノードがNMOSのキャップのゲートにC1が接続さs'の添付ファイルのpicture.itとして描かれたM1.now、出力で私はしたい容量を取得する等価私が知っている方法ができます。
2。私はそれを得る私VCXO.howすることができますの曲線デカンチオールについてしたい結果を得るシミュレーション？

『THX
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[aglow_pig]

とNMOSは、地域の飽和です働いた。

問題することができますこれで誰もが行うにはどのように教えて私が？

 

[eng_Semi]

質問ウル最初：
uは回路オープンすることができますで想定し、低周波数では、ドレインゲートされる寄生容量なので、uは出力されますC1には参照してください。

しかし、高い周波数では、ドレイン、ゲート容量が回路を短絡することが、出力ようにC1が参照してくださいuがされます。

の間に、uは容量ドレイン、ゲートのC1は見つけるの組み合わせの間追加分後に1：私assupmtionはCgd <C1のです基づいて

 

[aglow_pig]

c1の出力の回路は、C1がでcapicitanceを等価になる正確にしたい私はまだCgd.but>。
現在の周波数で高い言ったようにあなたが（のように：10MHz）の、ないC1はまだ短絡時にC1が> Cgd？
私はアカウントと思う相当するcaculate NMOSを、私ができます取る解像度ネットワークについてキャップcap.butをにGDSを私は、私はかかるVCCのかどうか混乱。

ヘルプウル『THXする！

 

[Guest]

[No message]

 

[montage3000]

でc1の最後とCGSのそれはシリーズ

 

[aglow_pig]

モンタージュ、『THXあなたとeng_semi。
私はdesign.iをanlog ICの初心者だがまだ持っている小さな問題はこの混乱について。

VCCのとGDSはC1と直列にされ、Cgs.soが正しい回路の小信号以下に示す図？それをする場合を解決しようとするから私は得る3方程式をノードA Bは、Cと塩化カリウムを使用して、私に発見困難は非常にはそれを得る出力の抵抗VOは/ IO.canは解決するには与えることをお勧めいくつかのニュースを私に？

多くの『THX！
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての