周波数が高くなっているかを突き止めるためにどのように2つのクロック、？

L

littlefield

Guest
つのクロックは、一clockaであり、他はclockaの周波数がclockbのそれより高い場合、私はそれらの周波数がわからないclockb場合、出力は'1'どのようにVerilogでそれを実装することです？
 
各クロックの立ち上がりエッジをカウント。あらかじめ設定したカウントに到達するための最初の最高周波数です。そこに他の方法かもしれませんが、それは動作するはずですし、Verilogの基礎を知っていれば、それはコードに簡単なはずです。
 
レジスタ出力または組み合わせの出力ですか。出力を登録すれば、私はどのクロックを選択すればよいですか？組み合わせ出力の場合は、グリッチを持っている
 
こんにちは...私の解決策は単純なことができると思います...両方のクロックのためのnビットのカウンタを持って...同時にカウンターの両方を起動...オーバーフローカウンタリセットのいずれかのカウンタの両方で発生するたびに...オーバーフローにつながるcolckは最速です...別のオーバーフローが発生するまでに高速クロックが知られるように、このオーバーフローは、フリップフロップを設定するために使用することができる...
 
すてきなアイデアlordsathish、しかし、あなたはトレーダースソリューションは、多くの領域を消費するソリューションであると思ういけない？
 
[引用= master_picengineer]ナイスアイデアlordsathish、しかし、あなたはトレーダースのソリューションは多くの領域を消費するソリューションだといけない？[/引用]そこには、より少ない面積を消費する良い方法は...？
 
位相検出器の使用している最も単純なmethode
 
2カウンタを作成し、カウンタのカウントを10（またはいくつかの数が2より大きい2のクロックが同時にtrigerいない可能性があります必要があるため）となるまで大きくなっている1を決定する2個のカウンタの出力値を比較してみましょう。場合（clka'eventとCLKA = 1）しcntra
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top