同期内部クロックと外部のPICで

[elexhobby]

と言われてとタイマー0がで使用して外部クロックには、その

位相クロック、内部同期のT0CKI達成される
とQ2の出力をオンプリスケーラでサンプリング
位相クロックの内部第4四半期サイクルの。したがって、それは
T0CKIために必要なと（にTOSC高くなるため、少なくとも2
遅延20 nsのRC造小）と低TOSCで、少なくとも2
（と遅延20 nsのRCの小）。

同様に、レジスタのT1CONの場合は、ビットを持ってTimer1の外部クロック入力同期コントロール。
どのように行われ、この同期は、＆、なぜ必要があるの...
親切に助け

 

[VVV]

これが達成されるどのようですが、：
elexhobbyは書き込み：

第2四半期およびプリスケーラ出力をサンプリングすることによって

内部位相クロックの第4四半期サイクル。

 

[Guest]

[No message]

 

[elexhobby]

こんにちはVVV ..
説明明快なおかげでこのような素晴らしい＆。
私は疑問を持ついくつか。してくださいそれらをオフにします。
まず、第4四半期と言う第2四半期私が理解するかどうか私は、PICは正しいか間違ってPICはパルスの結晶分割周波数による4ようごとに、4パルスの1つがあるが、クロック。＆Iは、それぞれの思考の結晶パルス＆4 2の立ち上がりエッジは、第4四半期とのクロックです指定された第2四半期。これは、8051方法ですが。このアム理解する上で右私は？
方式は、サンプリング第二に、まるで..というのプリスケーラの周波数は、最大クロック外部20 MHzの出力することができますが5 MHzのための256＆から値最大にすることができますが設定されプリスケーラは、することができますが測定周波数は最大* 256 5 MHzの= 1280 MHzの！本当ですかこれは？追加分後11：こんにちはVVV ..
説明明快なおかげでこのような素晴らしい＆。
私は疑問を持ついくつか。してくださいそれらをオフにします。
まず、第4四半期と言う第2四半期私が理解するかどうか私は、PICは正しいか間違ってPICはパルスの結晶分割周波数による4ようごとに、4パルスの1つがあるが、クロック。＆Iは、それぞれの思考の結晶パルス＆4 2の立ち上がりエッジは、第4四半期とのクロックです指定された第2四半期。これは、8051方法ですが。このアム理解する上で右私は？
方式は、サンプリング第二に、まるで..というのプリスケーラの周波数は、最大クロック外部20 MHzの出力することができますが5 MHzのための256＆から値最大にすることができますが設定されプリスケーラは、することができますが測定周波数は最大* 256 5 MHzの= 1280 MHzの！本当ですかこれは？

 

[VVV]

PICは、実際には（ない完了発振器期間を単純には分けて、水晶の周波数を4は、それぞれの命令がかかるではなく、で4、それは）goto文の指示のように取る8、表¥示されるような方法、それが他のため、adrchitectureのパイプラインと思います。各第4四半期の...、これらは対応する第1四半期という名前の状態。それはそうです似8051。

いいえ、最大入力周波数は、ハードウェアでは制限と私はプリスケーラを考えるそれが50を使用MHzです。PICのあなたのデータシートを確認します。しかし、50 MHzのは限界がまだ立派な周波数。