同期入力に関する混乱

[Pranto]

私は仲間回路愛好家のための、次の質問をしている..それは私が次の回路で混乱しています非常に愚かな質問（それは実際に愚かであるかもしれません）のように見えるかもしれません。それは単純なDフリップフロップです。これは、クロックエッジでD入力の変化です。何が出力すべきですか？時間違反をセットアップするために混乱して私は、ザイリンクスのISEでシミュレーションをしようとしたイメージのo/p2のような出力を得た。私は私の問題を示すために、この画像を添付しています。 [= CONFIGのATTACH] 76202 [/添付]助けてください。

 

[goldsmith]

親愛なるPrantoこんにちは彼らは正しいですが、うち一つ置き、他のものの代わりに反転されます。このセクションでは問題があります（あなたのページの末尾に、右側のセクション）を反転した波形を参照してください。最高の願いゴールドスミス

 

[Pranto]

---更新--- [/COLOR]親愛なるPrantoこんにちは彼らは正しいですが、うち一つは置き、もう一方の代わりに反転されます。このセクションでは問題があります（あなたのページの末尾に、右側のセクション）を反転した波形を参照してください。ベストウイッシュゴールドスミス

私はあなたにサーを取得できませんでした。私の質問は、出力が右であるでしたか？ o/p1またはo/p2？私も反転部分を理解していなかった。

 

[goldsmith]

ヒュム！あなたはおそらく、各Dフリップフロップを知っているように出して2つ持っています。一つ目の段階であり、もう一つは、相（180度）が不足しています。 OK？

 

[Pranto]

ああので、uは、QとQbarを意味します。画像内のO / P 2はQbarではありません。私は2つのソリューションすなわち2つのQ出力を表示するためのもの、右でどちらが知りたいと思いました。混乱させて申し訳ありません。

 

[goldsmith]

Qのために、2つ目は右です。

 

[std_match]

このようなシミュレーションの結果は非常に興味深いものではありません。ここで重要なことは、セットアップ/ホールドタイミングに違反した場合、実際の回路は予測できませんということです。あなたは第一または第二の結果、または問題の安定動作を得ることができます。

 

[Pranto]

クロック信号と同期信号を有する回路があります。私が持っていた主な問題は、信号がクロック·エッジで生成され、このような回路についてはされました。簡略化のために私は、DフリップフロップとしてCKTと考えた。私の理解に基づいてo/p1は、私はそれのための具体的なソースを持っていけない現代のcircuits.But時間の要件とほぼゼロホールドタイム要件を設定することにより、より多くの可能性ケースです。