同期リセットで

[downloadman]

こんにちは、

私はデザイン私のモジュールを追加同期装置のあるリセットされます。
非同期リセットは、レベル上位来てからのクロックは別のですシンクロは内部的に生成されます。設計から他のモジュールのリセットの流れを様々なことがモジュール。

私は、コマンド断行して、ファイルを持ってコマンドスキャンで宣言されたリセット信号を
set_dft_signal型リセットポートextRstn。

ロジック場合リセットするすべてのレベルの非同期トップ私が接続し、我々は悪いですカバレッジ結果が得完全にカバーする代わりに、もし私が接続、同期、リセットが。私は、クエリが次の：

（1）の合成をスキャンclkRstモジュールかどうかを維持するには？
（2）の宣言は、それをどのように場合ははいを接続が正しいに同期リセットを、モジュール？事前に感謝
Downloadman

 

[Guest]

[No message]

 

[vlsichipdesigner]

、こんにちは

私の2セント、

スキャンモード時の主な理由のため、このリセットバイパスする必要がありますシンクロナイザはsynchronziers、クロックなので、バイパス、使用置く1つの入力は、マルチプレクサの一種）の行を選択してマルチプレクサの入力を使用するリセット合成出力は、他のマルチプレクサ（アクティブscanmode -）を選択し、その行はのスキャンモードをリセットリセット（非同期、この問題は解決され、あなたがスキャンを実行することができます。

としてのもの、他の邪魔にすべきではないロジックをいくつか、値の定数ネジ全体に必要な通常は治療のため、多くの場合reset-synchronizers/clock-synchronizersは習慣がでスキャンパス。

myprayers、

チップdesignmade簡単

http://www.vlsichipdesign.com