同期および非同期

1。非同期と同期は"プロセッサを参照するかどうかのSRAMモジュールは、一致するように同期して、通信（同期="プロセッサに合わせ我々がいるのは、非同期="我々はプロセッサに合わせていること"）。
"非同期"SRAMは、転送データに状態を待つことができる紹介します。

2。SRAMは非同期またはことができる同期。の速度のクロックと同期SRAMは同期中には、CPU、CPU周波数非同期SRAM、クロックされていない依存する。

3.Synchronousメモリの設計はいくつかの利点を提供しています
非同期メモリ設計。単純なタイミング要件を許可する
同期メモリは、その結果多くの動作で高い周波数
高いメモリ帯域幅。同期操作がエラーを起こしやすいされていません
デザインのための簡素化登録信号がいるし、クロックエッジ
プロセス。書き込みに必要な有効制御されていません回路のためのメモリ
ブロックは、制御ストローブ書い生成使用リソ¥ース、保存する
設計を簡素化。また、同期のメモリ消費
少し待機時消費電力。
一方、非同期作成メモリが必要ですあなたは
書き込み書き込み可能¥時間ごとにパルスを生成する制御回路は、
操作が発生します。あなたはホールド時間記述する必要が検討アドレス、セットアップを
とデータのセットアップおよびホールド時間の書き込み立ち上がりエッジと立ち下がり
パルスを有効にします。として、書き込み操作がすべての書き込みにする必要があります切り替える有効にする
アドレスが有効に書き込むことはできませんが変更アクティブになります。

 
同期は、上だけaddressssはareサンプリングdata意味があるのでクロックは常にareferenceの回路立ち上がりのエッジと立ち下がりclocks.When同期weはいるよりも早く話asnchronous edge.obvioslyについてasynchronousしない回路には、落下サンプルとの立ち上がり。

 
書き込み回路を有効にするコントロール？正確性という用語は、この場合は取得できませんでしたpoint.Iこの理解させて私はお願いします簡単にできるかを説明ができますか？

<img src=¥"http://www.edaboard.com/images/smiles/icon_neutral.gif¥" alt=¥"中立¥" border=¥"0¥" />
 
プログラマブル回路は、システムのコンピュータの個人ベースでキャッシュ使用されるRAMを、静的使用するように変更書き込みイネーブル信号を。具体的には、プログラマブル回路を有効書き込むために使用されるキャッシュトレーリングエッジをではない遅延または遅延（CWEの）デバイスのコンピュータ信号のキャッシュベースのパーソ¥ナルシステムマイクロプロセッサにより有効にする複数の対応するシステムが。

シンクロナスSRAMはバイト構¥成のSRAMの複数の配列をメモリを有するコアを、ドライバーのバイトの書き込みを有する複数の、アンプを有するセンス、バッファOのことのI /;書き込みレジスタバイトの複数の、それぞれのドライバに接続記述するバイトにバイト書き込み整理データ入力の入力を活性化レジスタを選択ドライバに対応するバイトを書くのデータにメモリの書き込み操作の配列中に複数の;;バイトの入力を有効に書く;書い入力バイトの複数の、そしてバイトの接続記述回路を有効にする入力入力を書くバイトは、データの書き込みバイトを有効バイトの書き込みへの入力をレジスタをバイトの個々の選択的原因のレベルを論理と主張にすることが書かれてSRAMの所定のコアが有効にしています現在の書き込みバイトの入力もに応じてアサート個々のバイトのロジックレベルは、入力を書いてください。

戻る場合は来てください理解しない場合は。私が理解すると思う最初に部分が簡単でシンプルな。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top