同期および非同期のデザイン

K

kunal1514

Guest
こんにちはすべて、任意の体は教えてもらえますか調歩同期デザインはより多くの電力を消費するかどうかを確認します。
 
まあ非同期設計は低消費電力を、すべての非同期VLSI設計グループの主な研究目標消費になっている。彼らは、問題のシェアを持っている。通常の回路では、適切なインターフェイスロジックの両方を組み合わせることができます、私は推測する。 [URLを] http://jungfrau.usc.edu/new/index.html [/ URLの]
 
非同期回路は同期回路よりも消費電力が少ない消費される場合があります。しかし、それはすべての場合に真実ではない。
 
あなたはEDAツールの能力の同期回路becozを使用する必要があります仕事をするEDAツールを使用している場合こんにちは、はい、非同期がより多くの電力バッファを消費
 
こんにちは、質問へのアンサーは、アプリケーション固有のものです。いずれにせよ、一般化して、同期のデザインはより多くの電力非同期設計よりも飢えている。クロックネットワークとして同期デザインの主要な電力を消費します。他のヨガジャヤメンバーは非常に困難であり、現在進行中の研究作業を読んでGoogleをしようとされる情報の純粋な非同期デザインを設計言及したように。
 
これは、平均電力でも同じことができる。しかし、同期クロックが立ち上がりまたはパワーインテグリティの問題につながるエッジ、立ち下がりではるかに大きな電力を消費します。
 
非同期式回路にはクロックツリーので、非同期回路は、低消費電力がないため、同期回路では、電力の50％は、クロックツリーによって消費されます。 [引用符は= kunal1514]こんにちはすべて、すべてのボディは、調歩同期デザインかどうかより多くの電力を消費していることを教えてもらえますか。[/引用]を
 
私は同意する同期消費非同期より多くの電力
 
私は、非同期設計に同意する低消費電力を消費します。このためにあらゆるデザインのため、私たちのみ、または同期も何度か非同期デザインを使用することができます。何rをsyncronousで非同期に比べて利点が........
 
電源Uは設計時間をコストする必要があります保存、と言うことですがUはいくつかの課題は、ハイテクしなければならない
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top