合成している

A

appu1985

Guest
コード:

モジュールOUT2の(CLKの、jは、ワット、yは、十¥、PSWの、w2を);パラメータlrate = 0.1;入力が7:0] jを[;

入力が12時] yを[;

入力が7:0] XIを[;

入力が4:0] wを[;

入力が4:0] PSWのを[;

入力CLKの。レッグ[午前12時00] dは;

レッグ[20時]アウト。

20時]温度[regの。

[regの20時00分] temp1;

レッグ[15:0] y2は。

レッグ[20時] W1の。出力は、[午前20時00] w2を。

ワイヤは、[午後08時00分] w2を。常に@(posedge CLK)は

始める

dは<= lrate * yと;

<= d番*十¥;

一時<は=アウトwを検索する。

y2は<=ワットの[j]とは、* yをjの[編集];

temp1 <= PSWの y2は;

W1は=気温 - temp1;

終了

w2を= W1のを割り当てる。endmodule
 
パラメータをする場合lrateそれがコンパイルされたエラーが最初の場所なくても宣言された場合は、それはなる合成しないように値として実。

 
kishore2k4は書き込み:

それが最初の場所ですべてのエラーもしてなくては、合成としては、lrateパラメータを宣言することはコンパイルされた場合、実際の値として。
 

Welcome to EDABoard.com

Sponsor

Back
Top