単純なNOTゲートの論理的な問題(出力がトグルしていない)

S

shiv_emf

Guest
こんにちはPlsはロジック以下の出力を与える。モジュールテスト(アウト)、入力、出力のうち、NOT#100 U(アウト); ENDMODULEモジュールテスト();ワイヤーアウト; REG、テストU1(アウト);初期= 0を始める; #10000 $仕上げ;終わり初期開始リピート(100)#110A =〜A;リピート(100)#100A =〜A;リピート(100)#50A =〜A;リピート(100)#45A =〜A;リピート( 100)#20A =〜;リピート(100)#10A =〜A;リピート(100)#5A =〜A、I出力を参照してくださいエンドENDMODULEはトグルしていません。おかげシヴ
 
私はこのコードで問題を抱えている...出力はDCであることが判明しつつある! urのコメントのplsを投げる
 
こんにちは、まず、uはそれがトグルしているか、ウル入力信号 "a"をチェックしましたか?とテストベンチ内のモジュールのインスタンシエーションは、uは、DUTとテストベンチのために同じ名前を使用していた?よろしく、dcreddy
 
plsは、テストベンチの名前が異なっていると仮定します。 dcreddy、[はい]をトグルした。 CUDのplsはこの問題を再び目を向ける。
 

Welcome to EDABoard.com

Sponsor

Back
Top