単安定マルチバイブレータのヘルプ

A

anhnha

Guest
こんにちはすべて、私はテキストで、について説明し、図示されているダイアグラムの間oppsititionと非常に混乱して感じています。テキストの補足: "肯定的なトリガパルスは、時間t0で入力に印加されると、最初のNORゲートU1の出力は、コンデンサCTの左側のプレートは、それによってコンデンサを放電し、それに取ってLOWになり、両方のプレートとして。コンデンサ論理レベル "0"になりましたので、あまりにもU2が論理レベル "1"に等しい出力が得られ、第二のNORゲートに入力されている。これはその後の回路第二の状態、出力の "不安定状態"を表す電圧+ VCC "に等しいが、図では、コンデンサが充電されています。 NORゲートU1の出力が低く、キャップの右側の板が高いので、私としては、私は肯定的なトリガ·パルスがコンデンサが充電されている時刻t0での入力に印加されると思います。しかし、私は、NORゲートU1の出力がHighになるとキャップの右側の板がHighのとき、したがって、コンデンサとキャップには電圧ドロップがないので、キャップが排出される様子を見るドント放電されていません。私は右だ?本当にありがとうございました。
 
こんにちは、最初は入力pulse.Okがないことを想像して...最初のゲートの出力はハイであり、また第二のゲートの入力は、コンデンサが完全に充電されHigh.Soです:今正パルスが印加されると想像Dはinput.weは、最初のゲートの出力は、左のプレートはlow.weまた、右側のプレート(キャップ​​。の電圧が急に変更することはできませんので)低くなることを期待しなったLow.Soことを期待しています。ので、キャップ。 (それは低インピーダンスであるため)最初のゲートの出力を介して放電しています。現在第二のゲートの出力はHighになります。キャップ。低again.Thatのそれになる第二のゲートの特定voltage.then出力されるまではVccによって充電を開始します。
 
0 [/SUB]、Cの左のプレートとU1の出力 T 行くロー。 C T それゆえ、そのdi​​fference_voltage = 0、C T (V1)も行くロー、sの右側のプレートを保持します。上記、タイミング図を示します。
 
本当にありがとうございました。 @ moottii:
最初は入力pulse.Okがないことを想像して...最初のゲートの出力はハイであり、また第二のゲートの入力は、
コンデンサが完全に充電されHigh.Soです。でしたあなたコンデンサが充電されている理由を説明します。私は、コンデンサは正のパルスが入力に印加されている場合にのみ充電されると思います。
我々はまた、右のプレートが低くなることを期待(キャップ​​の電圧からです。急に変更することはできません)
あなたは私にこのについての詳細、について説明を与えてもらえますか?私はそれがVccに接続されているので、右のプレートは、高いレベルでなければならないと思う。ありがとうございます[COLOR = "シルバー"] ​​[SIZE = 1] ----------ポストは21:44追加----------前のポストは21:40であった--- ------- [/SIZE] [COLOR = "シルバー"] ​​[SIZE = 1] 21時46分に追加---------- ----------前の投稿ポストは21:44だった---------- [/SIZE] [/COLOR]たくさんあり​​がとうございます。 @ erikl:
t0の後、CTの左のプレートとU1の出力がLowになります。 CTは、低
になるので、そのdi​​fference_voltage = 0、CT(V1)の右側のプレートを保持してあなたは私にこのことについての詳細、について説明を与えてもらえますか?なぜ右のプレートはローにする必要がありますか?私はそれがVccに接続されているので、それが高いと思いました。私は右だ?ありがとうございました。
 
なぜ......正のトリガ·パルスが第1のゲートの入力で、入力に印加されたとき(NOR)がHighになるとあなたはNORゲートの入力の一方が高い場合知っているように、出力は(真理を見て確実に低くなりますNORゲートの表を参照)。キャップの左側板ので。低くなっています。他の板は、低、高電圧から正確にジャンプします(私が言ったように血友病、キャップの電圧は急激に変化I = C * dv / dtができません)見て...両方のプレートは、キャップ非常に低いです。排出され
 

Welcome to EDABoard.com

Sponsor

Back
Top