助けを必要とする：NMOSオペレーティング質問

[Fei]

こんにちは、私はNMOSの運転方法で混乱しています。回路は、単に "R + NMOS"です。 NMOSのSとBがグランドに接続され、ドレインが抵抗に接続されており、Rの他方の端子はフローティングです。 5nsのでHからLにVgが変化します。ネットリストは、このようなものです：R1 D1 D 100 $ [RP] M1 dgss NMOS L = 0.35u、W = 40U VG G 0 PWL（0nの3.3 5N 3.3 5.2n 0）対S 0 0ドレイン電圧がdropedされている理由は説明してもらえますか？なぜ私（VS）はとても大きいのですか？ありがとうございます。

 

[ambreesh]

ゲート·ドレイン間の容量結合。このフローティングキャップ（CGD）を持っています。 MOSはそうhopfullyそれは線形領域にあると見ていたように、チャネル内の次の電荷は、ドレイン - ソース間にeually配布してしまいます。

 

[Fei]

返信していただき感謝します。私はCgdはによって引き起こされる影響を理解することができます。しかし、私は、チャネル内の電荷の効果を理解することはできません。私の理解では、Vgが低い場合には、チャネル内の電荷が空乏領域に戻るということです。あなたはより多くを説明できますか？感謝します。

 

[Sadegh.j]

基本的に、使用されているMOSFETは理想的ではないことを考慮する必要があります。多くの方程式は、私たちに意味をなすべきかは、理想的なトランジスタを調べたり、非理想性の1レベルでそれを考えています。 （いままで、ここで話していたことをコンデンサである）。しかし、あなたのHSPICEは非常に非常に正確に回路をシミュレートすることを考えると、その後のことは、奇妙ではありません。 （これは我々がレベル= 49と言って何を意味するかである。精度の49レベル）

 

[leg1234]

（チャンネル内のスイッチング効果と費用）1：物事は二つの部分にtekenすることができます。冒頭で、Vdは= VS = 0の場合、Vgが減少し始めます。 Befoer VgがVthを打つと、チャネルはドレインとソースはオン抵抗（抵抗値の変化で）で接続されていることを意味し、まだそこにある。劇的にこの期間におけるVgが変化するため、それは同様に、ドレイン電圧の変更を行います。高い周波数の信号はキャップを通過します。これは、現在の1部分です。現在の他の部分は、CGSの放電からです。 2。チャネルの電荷。私の考えでは、彼らはドレイン - ボディ空乏領域を減少させるために、まだ流れています。ドレイン電圧が負になるので、これはほぼ順方向にバイアスされたドレイン - ボディ·ダイオードを作る。これは、空乏領域を埋めるために費用を必要とします。それはチャンネル料金は行く場所です。

 

[Dilipchandra]

おかげでたくさんgusy