"割り当てる"についてのverilog初心者の質問

[daisordan]

Haloは、私のverilog初心者ですし、私は出力（M1、M2）は時計を即時に出力することができますしたいので、割り当ての組み合わせに（code1）の同期アサインから変更したいのですが。しかし、私は何をすべきかはしらないわ。私は、コード2のようにそれを変更しようとしましたが、私は焦げ茶色は正しい厥と思う：（CODE1

常に@（posedge CLK）が始まる（A）M1 = pcregもなくば、M2 = pcreg;エンド

CODE2 [。引用]割り当てるM1 = A pcreg：？[/QUOTE]ヘルプイワンをありがとう

 

[FvM]

CODE1は、クロック·エッジですぐに出力されます。だから、何が問題なのですか？

 

[daisordan]

ご返信いただきありがとうございますから波形の添付ファイル、信号 "ストア" =信号 "" 1710nsで、pcregは65であり、m1はまだ64です。 pcregは直ちにM1に入力されていないかもしれないので、私はpcregはまだ安定していないので、理解しています。私はこの問題をどのように解決することができますか？

 

[dave_59]

あなたはシーケンシャル·ロジックの代わりにラッチしたい意味ですか？ M1 = aを割り当てる？ pcreg：M1;アサイン平方メートル= A？ M2：pcreg、そうでない場合は、m1とm2に変更すると、変更しないようにしたいかを正確に説明しています。

 

[daisordan]

ご返信いただきありがとうございます私はM1だけが変化posedge clkと平方メートル変更時= 1のみposedge CLK = 0。を持つようにしたい= 0、M1 = M1 M2 = pcreg A = 1、M1 = pcreg平方メートル=平方メートル私はこれを書かれたので：

常に@（posedge CLK）を開始した場合（a）はM1 = pcreg、それ以外平方メートル= pcreg;エンド[/ QUOTE 】その後、私はいくつかのエラーを（ポスト＃3を参照）を持っています。私が使用している場合：

M1 = aを割り当てる？ pcreg：M1;アサイン平方メートル= A？ M2：pcreg、

波形はposedge CLKですぐにではなく、変更することができます

 

[FvM]

1710ns、pcregで

は65であり、m1はまだ64です。 pcregは直ちにM1に入力されていないかもしれないので、私はpcregはまだ安定していないので、理解しています。私はこの問題をどのように修正すればよいのですか？

私たちはpcreg_1はクロックエッジによって進められていると仮定した場合の波形は、のように期待に見えます。その後、65のカウンタ値は、実際にはクロックエッジの後に更新され、1710 nsでm1に登録することはできません。これはpcreg_1が "安定していない"であることと関係していない、それは単にどのようにシーケンシャルな同期ロジックの動作方法です。それは同じクロックエッジで設定されることを期待するM1順次コード推敲の典型的な誤解だ。通常、Verilogコードは、観察された行動のためのアカウントを取ることができます。あなたが非同期的にラッチされた値にしたい特別な状況があるかもしれませんが、それは、Verilogを書くための規則的な方法ではありません。ただし代わりに存在する一つのそれぞれM1、M2へpc_reg1の "次"の値を登録するためのオプションを持っています。 PS：

その後、私はいくつかのエラーを持っている（ポスト＃3を参照）。 [/引用]これらは、コード実行のエラーがない場合は、そのまま推論の誤り。

 

[daisordan]

だから、Verilogで非同期的にラッチされた値を行う方法はありません？または私はそれを回避できます任意の方法はありますか？私は少し

を混同していて、しかしその代わりに現在の1のそれぞれM1、M2へpc_reg1の "次"の値を登録するためのオプションを持っています

 

[dftrtl]

コー​​ドのことを忘れるにはどうするつもりかを説明してください。その後、我々はそれをコーディングする方法が表示されます。

 

[FvM]

だからVerilogで非同期的にラッチされた値を実行する方法はありません？[/引用]それはデイブが示されている構文を使用して可能性があります。しかし、あなたは通常、非同期のラッチを避けるだろう。彼らは、この場合に必要とされるべきなぜあなたはまた明らかにしなかった。あなたは "エラー"について語る方法はむしろあなただけの同期ロジックがどのように動作するかを理解していないことを示唆している。

 

[dftrtl]

FVMは、私は彼が本当に何をしたいのか理解したい理由をThatsします。我々は彼を導くことができるように

 

[daisordan]

すべてのおかげで、私は誤解をクリアした後、私は今それを解決することができるしています。