分析問題DesignCompilerタイミング

[seanwu]

私は接続gate_levelネットリストを、とTestModeて生成された準備DFTの"ダミー0クリップセル"。時TestMode = 1、negedgeはFFをクロックマルチプレクサクロックファカルティフェローです変更はするposedgeクロックに使用されます。
私の分析のタイミングは、サインオフはFFを知っているnegedgeですが、DesignCompilerはそれを分かっていない、と私は結果をreport_timingの正しい取得する必要がないset_case_analysisを。
知っている任意の体なぜですか？

 

[Guest]

[No message]