出力は、シミュレーションとは異なる

[david753]

私は、タイミングと機能シミュレーションをシミュレートするためにはModelSimを使用しています。結果は右です。しかし、私はFPGAにダウンロードする際に、関数が間違っています。それは間違っては何ですか？それをデバッグするには？

 

[Sathish]

モデルのSIM出力とFPGAインプリメンテーションの出力の違いはたくさんあり​​ます。あなたがミスを犯した場所と言っては、単にプログラムを投稿したり、私にメールを送ってください。 [メール] sathishkumarsha@yahoo.com [/メール]

 

[Big Boy]

あなたはおそらく、非論理合成可能なコードを持っているか、危険なディレクティブを使用します。 Verilogで並列処理の場合と完全な例たとえば、不正な使用： http://www.sunburst-design.com/papers/CummingsSNUG1999Boston_FullParallelCase.pdf または http://soccentral.com/ goto.asp？のEntryID = 1124

 

[shankarmit]

屋は、あなたがそれをbackannotateまでが間違っていると確信して..あなたは、そのFPGAのレオナルドスペクトルを使用してそれを合成し、SDFファイルを取得し、それをbackannotateなかった.. synthsizeと翻訳しながら、ザイリンクスによって与えられた警告を確認する...例えば、それは初期値を削除します..あなたは、いくつかのロジックの初期値を使用する場合..それがうまくいかない...シャンTallikaに関して

 

[Jackwang]

私は同じ問題を満たしています。私はsimualtionが正しいですが、私は、FPGAにダウンロードした後、それが正しく動作しません。デジタルフィルタを設計します。その出力は部分的に正しいこと、およびいくつかの出力点の位相が転覆されます。私はなぜ理解していない？

 

[tkbits]

合成が不完全感度リストに関する警告を生成している場合は、あなたのシミュレーションモデルが間違っています。シミュレーションは、合成が作成するものと一致するようにするには、それぞれの不完全なセンシティビティリストの不足している項目を追加する必要があります。それは一つの可能​​性です。

 

[Manny_Calavera]

Jackwangは、どうやら、フィルタはテストベンチでカバーされていないいくつかのポイントにあふれている。あなたの飽和ロジックとアキュムレータ幅をチェックアウトします。私の意見では、一般にフィルタのための最高のテストベンチは、それはあなたのフィルタが笑で作られているかを正確に表示されますように量子化レベルの全体のダイナミックレンジをカバーするランプ関数である。乾杯。