何がノイズやCMOSスケーリングの関係はどうですか？

[John Xu]

やあ、私は、ノイズ特性、CMOSプロセスのスケーリングの間relatioonshipの質問をしている。私は、TIAを（155M）と0.6umと0.35um混合CMOSプロセスavailbleているデザインしていきます。私はただのひとつのプロセス改善、ノイズの改善の観点から、知っているか？スケーリングされたプロセスは、良くも悪くもノイズを意味するか？ありがとう

 

[OpAmp]

アナログデザインが異なるトレードオフがいっぱいです。私の見解では、あなたは両方の技術の回路を設計するまで、煩雑されているいずれかを参照して優れているプロセスと言うことはできません。私は、CMOS技術でノイズの基本的な数式から言うことができる増加するプロセスのノイズをスケーリングすることで、通常、ということです。たとえば、MOSFETの熱雑音は4 * Kの*のT *（ガンマ）* gmはです。サブミクロンプロセスでは、2.5（0.25umで）まで可能ですがガンマは、長期チャネルトランジスタでは通常2 / 3です。しかし、まだ2つの異なった技術が異なる場合がありますgmがあるが、覚えておいてください。ビューであり、CMOSトランジスタのフリッカ雑音を見て別の観点から：のK /（コックス* WLは* f）である。サブミクロン技術では、WLが少ないですが、Coxは以上である。また、Kはこれを簡単にノイズの少ないを持っている一言うことができない、両方の技術では異なる場合があります。

 

[Syukri]

オペアンプを見た後に買って..それはselft回路は素晴らしいrolllを再生する...ノイズがアナログ回路の種類別に異なっている...コックス私微細CMOSを増加させるの物理的な問題ではなく、dsignが不可欠です... CMのレベルのアンプ、差動と同様の出力信号のノイズをeleiminate一致していなければなりません...スケーリングされた装置では待機時消費電力も大きな問題です..