何がカスコード構造の4つのトランジスタのバイアスのVDS電圧降下を決定するのだろうか？

[rampat]

こんにちはすべて私はあなたがカスコード構造の4トランジスタ（2 PMOSトランジスタ2のNMOS）はつの非常に基本的なquestion.ifを持っているものすべてが飽和している仮定して、トランジスタのそれぞれにvdsのドロップを決めるのだろうか？おかげでrampat

 

[amir88]

私はあなたを理解していないことができますが、私は、これらのequを考慮すべきだと思う：NMOSを：Vdsが> Vgsが- VthのPMOSを：Vdsが未満Vgsが- Vthが

 

[checkmate]

VDSはバイアス電流の積、出力抵抗によって決定される。あなたが同じバイアスをPMOSトランジスタ側とNMOS側の両方から、現在の強制しようとする場合は、リニア領域に一方の側を強制するが、一致する可能性はほとんどありません。それはCMFBのは飽和状態に維持する出力段を強制するために、完全差動アンプに必要な理由です。

 

[Teddy]

さて、このビットの問題です。あなたは、基本的なルールを使用する場合amir88は、過剰設計されますが示唆された。それはすべてのエフェクトを含んでいないので、このルールは、（以上1umゲート長）大規模なジオメトリに有効です。あなたは下に行くなら、私は、モデルのvdsatパラメータを使用することをお勧めします。 vdsat説明を検索するBSIM3モデル。

 

[dick_freebird]

"マスター"デバイスのVDSがカスバイアス電圧、"ガード"デバイス（VGSの@ IDの設定値）未満のバーモントされます。ガード'VDSはおそらく、金利の出力信号を伝送アプリケーションで広く変化する。あなたは、分析の目的のために同相ポイントを仮定できる。それが真のままその上すべてが飽和状態にいることを想定してクマアンプは、おそらく非常に低いダイナミックレンジを持っているでしょう。発生のオフセットは、利得低下を見て期待する範囲などの外

 

[amir88]

[引用=テディは、783192]は、まあこれは少しの問題です。あなたは、基本的なルールを使用する場合amir88は、過剰設計されますが示唆された。それはすべてのエフェクトが含まれていないので、このルールは、（以上1umゲート長）大規模なジオメトリに有効です。あなたは下に行くなら、私はモデルからvdsatパラメータを使用することをお勧めします。 。vdsat説明を検索するBSIM3モデル[は/引用]テディが正しい：Dさん