低VolatgeアナログIC 。

[suraj]

こんにちは友人、

私は
、 低volatgeアナログICは非常に基本的な質問があります。

1 。なぜ低Votageアナログ設計とその利点と欠点を受ける。

2 。何が私たちが直面する課題は
、 低volatgeアナログ回路です。

3 。私は
、 低電圧のアナログ設計技術を説明するいくつかの論文をお勧めします。

お世話になりましたがたくさん。

Suraj

 

[rfsystem]

コスト上の理由のために！

場合のみ< 25 ％に縮小していませんが縮小されているアナログデジタルコストの優位性を与える。だから
、 アナログ
、 デジタルロジックと道を歩いていく必要がある。電圧と混合酸化物の厚さ
を 少し
、 このプロセスを遅らせる。しかし
、 電圧ヘッドダウン。同じ時間をする必要がありますので
、 現在ではありません。垂直デバイスを1つのデバイスで終了積み重ね。そのため
、 アナログ性能¥の点ではさらに
、 デジタルの部分で補償されないことに下がるだろう。システムレベルpartioningが混在している技術分野に入ります。それが
私 の最高のコスト状況furtuere期待できるようになる。これでは
、 アナログプロセスを十¥分に補償し
、 デジタルanlogコストの設定を有効にするには許可がポイントだ。その後
、 1Vのデジタル生以下で行われています。

 

[hrkhari]

こんにちはSuraj ：

高周波アナログ回路設計のポイント
は 、質問への回答をしている投稿者：

1.Low電圧のアーキテクチャで使用されるバッテリーのPDA perweightの生活時間を増やすことが必要である

は 、トランジスタのための小説が山積みに減少高ダイナミックレンジのアーキテクチャを提案し
、 このアーキテクチャを実現する出力2.Obtainingの主要な課題となっている。

3.You詳細については
、 この論文を参照すること：

Manku 、 T. 、ベック、
ト ＆シン、 EJ （ 1998 ） 。は、低電圧設計技術のRF集積回路。回路やシステムの2世でのIEEEトランザクション：アナログ
および デジタル信号処理、 45 （ 10 ） 、
一千四百八から一千四百十¥三 。

Svelto 、 F. 、コンタ
稔 、トッレ、 VD ＆カステッロ、
rを （ 1999 ） 。トポロジは
、 低電圧のCMOSのRFミキサー。消費者向け 電気製品でのIEEEトランザクション、 45 （ 2 ） 、
299 〜
309 。

マッキーカーン、ラ＆ Manku 、 T. （ 1999 ） 。低電圧
、 低消費電力無線周波数ミキサー内蔵。手続きは1999年のIEEE電気コンピューター工学、
525から528まで のカナダの会議。

Rgds

 

[v_naren]

1 ）チャネル長デジタルみんな
の ため
に 減っている...これまでのDとSの間は
、 FETを適用することができる最大電圧は、材料の高電界による....の電気分解を防ぐために減っているメール= Vの/ L
、 L = >メール増加減少...これも減っ
ている = >をVDD
をVDD ため
、 1.8V
の よう
に... するため
、 従来のアナログ回路のように低下しているメール低いenufを維持するためには
、 V低電圧のための望遠鏡ではなく
、 すべてのオペアンプとカスコードベースLNAsただ仕事.,.... dontみんなDONTしますので
、 アナログに移動...補正ウル質問にはここを余儀なくされている

2 ） point1以来
、 最大電圧スイングのようになり
、 使用することが制限されているアーキテクチャの例として
、 カスコードつ折りしているだけ...ではなく
、 また
、 DC電源の2倍消費される....

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"とてもハッピー¥" border=¥"0¥" />

..とにかく我々のアンプを使用して肉眼では見えないので
、 ベースの場合はまだ設定して
、 信号振幅ひどく制限
されています... しかし
、 2つ折りを使用してDC電源の消費が大きすぎる...行くことができないので
、 アナログみんな方法しぼむ...こうしてスイングが、内訳は
、 電力消費との間のトレードオフと
、 実際にも
、 ノイズ
は、 私くらいにして..関わっている多くの

3 ）移動し
、 検索

 

[sunking]

その理由は
、 コストと速度です。

 

[Guest]

[No message]

 

[guamak_menanak]

....

2 ） point1以来
、 最大電圧スイングのようになり
、 使用することが制限されているアーキテクチャの例として
、 カスコードつ折りしているだけ... ではなく

、 また

、 DC電源の2倍消費される......とにかく我々のアンプを使用して肉眼では見えないので
、 ベースの場合はまだ設定して
、 信号振幅ひどく制限
されています... しかし
、 2つ折りを使用してDC電源の消費が大きすぎる...行くことができないので
、 アナログみんな方法しぼむ...こうしてスイングが、内訳は
、 電力消費との間のトレードオフと
、 実際にも
、 ノイズ
は、 私くらいにして..関わっている多くの

理由は
、 DC電源consumtion 2倍以上になる
か ？
誰かを説明することができます
か ？

 

[v_naren]

分かったよ...カスコードの折り畳み構¥造を覚えてる？
カスコードの望遠鏡
で は
、 両方のMOSFETを流れる電流は同じ
です 。したがって
、 電源をVDD
* IBIASされる消費

カスコードを2つ折りには
、 解析とアナログICの設計にグレーとメイヤー、 ūは2つのトランジスタのバイアス電流を供給する必要がありますドレイン電流を観察することができます図6.26を参照してください。我々は両方のトランジスタの小信号解析望遠鏡カスコードの場合と同じまま同じを通じて一般的にバイアス電流を設定
します 。このようにして
、 現在の総排水2IBIASされます。これをVDD電源
2 * * IBIASされますcosumed 。

したがって
、 電力消費はほとんど2回です。

 

[terryssw]

opamp やオペアンプなどの切り替えも2段階opampリセットスイッチの問題を解決するためには
、 低電圧のアナログIC 、私もなのはデジタルの部分で強制的にみんなにはいくつかの特別な低電圧
の アナログ技術を使用していると出力スイング。

実際に
、 このデジタル回路のトランジスタの継続的に利益を減らす機能¥の大きさに起因しています。しかし、私はいくつかの他のみんなは、低電圧回路に別々のコメントを聞いたことがある以下の通り：

として多くの人々が考えている"実は、低電圧のアナログ技術を開発するよう強制されていません。例については、 90nmプロセス技術では
、 約1.2V
の 電源電圧の最大限度（かなり、私はただの例を挙げるまで）を、 Vth分からない
として はまだNMOSとPMOSをオンにすることができます約0.2 - 0.3V 、これ
は 0.6VとVcm = 1Vp -
pの 差動出力スイングの合理的な、問題を投稿していません
、 フローティングスイッチです
。 従ってopampまたはリセットスイッチ低いオペアンプテクニック電圧アナログ回路としては必要ありませんが唯一の電力で、スピード
、 ノイズ
などの 深刻な貿易を配置する...."私は
1つ の例の1つは
、 ISSCC 2004年の論文約1.2V
の 10ビットADCの220MHzで動作するパイプラインで見つけることができると思います。

誰かこの日
、 いくつかのコメントがあります
か ？私は
、 実際に人々に希望を心の中に、低電圧の問題について何を知っている。

 

[layes]

1 、低消費電力
2 、電圧スイングとvth
3 、 cmfb

 

[Bin_Wang]

本を低電圧のアナログICをお勧めです
"低電圧/低消費電力の集積回路やシステムの低電圧ミックスドシグナル回路"

エドガーSanchezによる編集Sinencio

1.low電圧とは
、 IC
、 低消費電力を作ることができるポータブルデバイス
の バッテリ電源で実行することができます

 

[layes]

sc抵抗
中央の巨大な
予¥定

 

[rtpq]

現在の消費量増加に加え
、 より
地域 の鉄道のような低電圧を実現するために必要な要件は、レールtoレール
、 uniformized得ると考えています。