J
jutek
Guest
こんにちは私は
、 低電力LDOに取り組んでいます。最初のi、単純な1つのステージオタ（NMOSの入力）とパワーPMOSとフィードバックをシミュレーションした。
ので、PMOSの非常に100mAのドライブに大きくする必要がある最小Vdd 1.3です。オタ大きな出力抵抗の場合が作業しているバイアス電流を低くして、出力抵抗とPMOSの入力容量の寄生極低frequeciesですが発生します。このカートリッジ、上の負荷レギュレーションなどが悪くなる。
私はより高い周波数にこのポールを送信する電圧バッファを使用します。私は
、 単純なPMOSパスまたはNMOSのソ¥ースフォロワ使用されるが
、 それを完全にオンにする効率的でないのか
、 このトランジスタをオフにします。
だから私は
、 バッファの構¥成では
、 同じオタ使用されます。その特性OKですが、斜面1。これは出力への入力電圧を繰り返します。しかし
、 問題は
、 低VDDにされます。これは1.3Vのとiの出力を渡すデバイスから100mAのドライブには約0.3V必要があります。このinut電圧が、入力トランジスタ（NMOS）cuttoffので
、 出力抵抗が大きいです。
低負荷の条件のすべてを
、 すべての権利です。トランジスタの出力抵抗は
、 彩度
、 仕事の低されます。
任意のチューニングや
、 正常に動作する回路をお勧めしますか？
よろしく
jutek
、 低電力LDOに取り組んでいます。最初のi、単純な1つのステージオタ（NMOSの入力）とパワーPMOSとフィードバックをシミュレーションした。
ので、PMOSの非常に100mAのドライブに大きくする必要がある最小Vdd 1.3です。オタ大きな出力抵抗の場合が作業しているバイアス電流を低くして、出力抵抗とPMOSの入力容量の寄生極低frequeciesですが発生します。このカートリッジ、上の負荷レギュレーションなどが悪くなる。
私はより高い周波数にこのポールを送信する電圧バッファを使用します。私は
、 単純なPMOSパスまたはNMOSのソ¥ースフォロワ使用されるが
、 それを完全にオンにする効率的でないのか
、 このトランジスタをオフにします。
だから私は
、 バッファの構¥成では
、 同じオタ使用されます。その特性OKですが、斜面1。これは出力への入力電圧を繰り返します。しかし
、 問題は
、 低VDDにされます。これは1.3Vのとiの出力を渡すデバイスから100mAのドライブには約0.3V必要があります。このinut電圧が、入力トランジスタ（NMOS）cuttoffので
、 出力抵抗が大きいです。
低負荷の条件のすべてを
、 すべての権利です。トランジスタの出力抵抗は
、 彩度
、 仕事の低されます。
任意のチューニングや
、 正常に動作する回路をお勧めしますか？
よろしく
jutek