低低電圧低電力RF設計:苦闘の心!!

こんにちはHumungus、

リンクいただき
、 ありがとうございます。

これは0.18から0.25ミクロンの長さの範囲内で部分的に劣化の技術になります。本当にこの私が
、 まだいくつかの鋳物工場に話す時に決定していないことがあります。沖電気とNTTはそれにも話をいくつかの間です。


、 鋳造
、 お客様の設計のための(それが)を秘密にされていない使用するのですか?そこは
、 フランスのSOIの鋳造の画像に昨年末に来ています。

どのようなRFICのシミュレータをあなたのデザインに使用するのですか?

 
riz_aj:

私は、あなたのためのSOI LNAでアカウントに何をして
、 すべての詳細を与えることはできませんが
、 ののSOI超CMOSの種類:強化された
、 現在のドライブ、高フィートと同じ技術モードと基板の分離にあるとしましょう。否定的なポイントは、すべてのSOIの問題がある(私はあなたの詳細を与えることはできません)申¥し訳ございません対処する必要があります。

仕様れた:誘導変性カスの場合、NF = 2dBの、IDを〜1mAのは、VDD = 1.2Vの、Ĝ〜20デシベル、2.45GHz帯。これは
、 最初のデザインは私とIP3を提供することはできません私が他のデザインは非常にされたバスの運転手として
、 実際の評価をする時間がありませんでした。

ミキサーのどのようなデザインをするつもりですか?どのような技術?どのような周波数?

どのくらいの経験は、CMOSのRFがありますか?EU、米国、その他の場所でですか?仕事;-)探しですか?

では
、 また

Humungus

 
を見てみましょう:

http://www.circuitsage.com/

統合されたRF設計上の問題のための専門:
PLLはは、LNA、PAの、インダクタの...最高の

 
Humungus、

洞察力をいただき
、 ありがとうございます。

私は実際のCMOSのRFでは多くの経験を持っていない。

ていた私の修士論文のために1つの直交変調器の設計のSOIミキサー間近の博士論文プロジェクトのために動作します。ミキサーの仕様のWになる、いくつかのバリエーションとギルバートセルトポロジーとCDMAのアプリケーションです。

私はアジアに位置し
、 実際には現時点では仕事を探していません。どこの場所ですか?

あなたのRFのためのよい参考図書- SOIのデザインを知っていますか

ありがとう
五目<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />
 
riz_aj

図書5000.00 explainig - SOIの??!!!はとにかく:-(存在しない場合は残念なことに何を求めている、そこは、RFの技術の特性評価やmWの上で多くの仕事を持つ大学です(これらはFDの可能¥性- SOIのdemontrated。www.diceを見て取得します。 ucl.ac.beとwww.emic.ucl.ac.be

私は、Wの仕様- CDMAの理由は分からないパッシブ4 - transitorのCMOSミキサーを使用していません。これは直線性が比較的貧しい優れているのNF。

どのようなSOI技術は
、 ターゲットですか?少なくとも我々はこの機能¥を長さを知ることができます?どのように多くの金属?完全にまたは部分的に劣化?現在アジアでいるので、沖電気またはNTT使用している可能¥性があるしているではないですか?

 
Humungus、

私はかなりのSOIを使ってLNAを設計作業に感銘を受けた。これまでのところ私は紙の上商業目的ではなく
、 アプリケーションがこの聴かなければならない。

のSOIの標準CMOSプロセスに比べて何か特別な配慮が必要との認識する必要はありますか?

場合は気にしない、何回路の動作周波数のためのあなたの100GHzフォートとなった。

どのようなモデルを使用するSOIのモデリングに使用しません。それBSIMのSOI DS @上です。

私はSOI上
、 数ヶ月後には私のミキサの設計を開始します。

ありがとう。

 
この記事は、espaciallyオフセット電圧を考慮に役立つことがあります...

OkGuy

 
<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"とてもハッピー¥" border=¥"0¥" />

本当に良い。

 
@ SIMBOX:
この"ガラス"フィルタについて任意のより詳細な情報がありますか?

@ Humungus:
-はい、短チャネルCMOSを与えるフィートの大型のようL'掲載&Cは小さくなるが、それは非常にデバイスを分離しようとする悪い言い方をする、のいずれかを使用してリングやトリプルとして非常に高い周波数では
、 チップ面積の良い終了され
、 動作が可能¥、と述べた井戸や他のメソ¥ッド。力を遊ぶには良いデザイナーのニーズに
、 別の問題です。今あなたは
、 システムの操作は1mWあたり2番目の低消費電力で行うことができる数に応じて良いものを選ぶ。

などを例を持っている- SOIのは非常に実際のRF&アナログでは、良い思えるの基板結合ノイズ(あなた酸化物)とする言及は良いNFを可能¥に立っている。実際には、SOI上にない多くの人々の仕事はまだありません(ただし、IBMはすでに
、 それを採用し、一部のIBMサーバーのプロセッサとDRAMのは、SOIは、&パフォーマンスが良いと10倍にしている!主な技術は現在、IBMは
、 実際にSOIのだ)が
、 あまりファウンドリのSOIのに非常にすぐに移動するので、計画-一つとしてIBMの男の私に言った:"着信10年間で-もし我々はSOI(ゲートのしきい値制御...上など)の場合があります多くのようなものを制御することができますSOI上のチップの設計"を開始します。

あなたの努力の価値-フルのGSMサブミクロンCMOS設計ではありません。あなたのデザインに多くを()&法案で焼失
、 脳などを払っていないしGSM方式の低ビットレートを得た。も、CDMA方式は良い選択ではない場合があります。仕事は今、システムのRFフルCMOS用OFDM方式(直交周波数分割多重化に向けて)&ですが
、 については多くのスキーム"ライセンスがない"オープン周波数帯(これは米国では良いようですが、ヨーロッパでは難しいだろうが)。をポイントし、"どのように無制限の帯域幅を使用する?""どのように効率的に帯域幅を使用しないことになりますか?"。

会社をスタートアップにとっては、Atherosの(hは!p:/ / www.atheros.com/)(これは
、 会社名-ルールによると
、 言及するが
、 私のポイントは明確ではないはずです!)彼らは0.25um標準的なCMOS技術を自分の仕事!実際に、私には驚きだった。

ものの
、 ディープサブCMOSにすることは簡単ではありません- PAのs'は大きな問題がすぐにできない場合があります。には、WLANシステムの設計くる提案は、例えば、それらを効率的にビームを形成するようにPAの電源を使用する多くの技術を使用して(ちょうどあなたのメッセージをキャッチする男とそれを取ることが誰に
、 アンテナビームの焦点としている。 )このメソ¥ッドは非常に狭い天使の代わりに- 〜360このdeg.Accompanyingでのビームパワーを集中し、アンテナのみんなにも非常に小さく、高利得アンテナを作成するように求めている。多くのメソ¥ッドは
、 この問題と大部分はまだ実験室での作業になっている。ほとんどは
、 主にシステムレベルの設計ではなく、シリコンレベルによって異なります。

-内部受信のADC、私はまったく知らない。しかし
、 私の場合、ADCのこれらの周波数では
、 従来のですが、彼らが従来のADCの方法を採用&DSPに行うには
、 作業の多くの部品を左(これは
、 使用されるOFDMのスキームのため)知っている。これも非常にハードに高いSNRを処理するために&を可能¥にするアナログRF設計上の制約を課しては、ADC&DSPユニットの入力出力のDR。

まあ、人生をより貧しいアナログの面白いされる/ RF設計者は主にデジタル設計に最適化さ-をお楽しみくださいCMOS技術を自分の仕事をするように求めている!

 
氏は、涼しい、

私は
、 あなたのデジタルデザインについて話していると思う。実際には、インテルからのテラヘルツテクノロジーは、"完全空乏型SOIの"。ですから、サブしきい値斜面を増やします。これは
、 漏れと同じVthを保つことによって電流を低減することができます。

いくつかのテクニックをするときのSOIで作業の漏れ電流を低減することも可能¥だ。残念ながら、Ileakは
、 静的な消費に貢献していないのは?

とにかく、システムでの消費電力が放出される電源によって駆動されていないため、私は強く信じているシステムの先進的なCMOSの減少が組み込まれている全体の消費電力。

誰か受信ADCのが起こるかについて助言を与えることは、例えば?

すべてを見る

Humungus

 
には
、 消費電力を減少電圧と同じ状態のまま事実ではない。このメーカーのビッグ懸念されています。どのようにあなたがチップの密度を高めることができる低消費電力を増やすか??この最近は解決されている。

いくつかの新しい技術のトランジスタの設計に(つまり、CMOS)は
、 低電圧を許可すると
、 低消費電力を組み込むことができます。これは
、 電力損失を最小限に抑えることで実現されると、リーク電流すなわち。

チェックアウト:http://w * w.intel.com /研究/シリコン/
と"テラ"の詳細情報(新しい90nmトランジスタを含む)のトピックを探して

Mr.Cool

 
SUPERLMUMINAL:

我々はスタートの名前をあなたの以前の記事で引き合いに出す知っているか?

ありがとう

 
1あなたのパの上に座ってthatsうわー何もないよりコーヒーを飲むよりも満足している/ 2時間もそのままで
、 ホットまたは炭素の良い深い紫色のグローアンプ....テトロード1.2Vのハム私は1つだけを考えることができます自分自身


、 その約時間が大きいわけでわれわれは空腹の厚さ頭のチップを取り除いて
、 いくつかのvakwh保存...削減
、 エネルギーの形でグローバリーのニーズ利点は
、 余分なノイズoutway

これは
、 ポイントですが
、 他の人にcompairedバンドが狭い

これは多くの周波数フィルタを通過フィルタパイ比帯域を使用してスポットに簡単にはノイズはもはや障壁となる
(途中で銀の縁ドットの真ん中に正方形のガラスのサークル

私はこの事年前
、 私の昔の上司は私が示した見

ロル川:)との素敵な作品?ガラスはこのことをscalledノイズを除去

 
やあ、

Toonafishy:あなたは
、 現在と同じ電力を増やすだろうと述べた。股関節の右側。しかし、総電力消費量の何パーセントは、PAのために何ですか?どのような場合を50Ωアンテナは
、 変圧器のことを意味し、これだけが、10Ohmアンテナは、PAによって見られていると言うに適応されます。はい、より多くの電流が必要ですが、電池のように多くのエネルギーを指定されたボリューム(または質量)に格納することができます向上している。

非常に短いチャネルCMOSの達成が可能¥になりますフォートさんの100GHz付近。いくつかの時間前
、 私のLNAの設計は、CMOSのSOI 0.12フィート= 120GHzています。また、これらの技術を提供する複数のしきい値のトランジスタ。したがって、GVO(Vg - Vt)を与えられた小さなVgが低いのVTトランジスタを選択されて提供さに達することができます。

非常にディープサブミクロンCMOS現実です。より多くの努力を
、 大量のアプリケーションのための技術RFは主流になること:行われるBT社は、ZigBeeは、無線LAN(それのほとんどは、少なくとも)。なぜできる可能¥性がないのフルCMOSのGSM?私は、NFとPAの制約はかなりstringentsですが、知っているいくつかのCMOS(特別SOI)のtechnoloies未満0.6デシベルのNFを示している。のCMOS直線性不良ではありません。

そして、ほとんどすべての場合は、人々のCMOS上での作業のほとんどが!

すべてのディスカッションを確立していただきありがとうございます

よろしく

Humungus

 
2つの問題を私してください。低電圧信号にノイズ比の悪化を意味する。ハードディスクを回避するには、1。他の問題で消費電力が同じ金額を開発する場合
、 高電流低電圧で消費する必要があります。したがって
、 これらの回路の高い電流密度をサポートする必要があります。
ときのRFアンプになると、私はむしろ28ボルトがしたい!

 
そうです!近々フルCMOS台湾にチップ上に搭載)(ラジオへ移動します。これは非常に&非常に設計することは困難に強力です。その処理に&を使用するOFDM方式。

、会社の5GHz帯で2チップ上に中華民国なさを開始する設計の難しさを知るために。デジタル部分を6名のデザイナーによってのみ6ヶ月&アナログ(RF)の部分での2年間で8設計者によって行われた行われていた!。これらのチップは
、 実際にアナログ&デジタルドメインの両方でのデザインの創造性やトリックの巨大な数が含まれます。これは
、 大きな課題は確かです。

<img src=¥"http://www.edaboard.com/images/smiles/icon_rolleyes.gif¥" alt=¥"ローリングアイズ¥" border=¥"0¥" />
 
ハイテクみんな、

このポスト等..長所、短所、tradoffs、代替案などについて議論を作成するためのものだったのCMOS無線機の設計(5000.00 BB)の

例えば、電源電圧の低減はかなり減少することが
、 パワーアンプの出力スイングになります。これは
、 そのための耐入力のアンテナには、スイングの高いことができる十¥分な被害は
、 出力トランジスタには所定の電力置く。できるか
、 または縮小インピーダンスのアンテナの設計には、PA、10ohmsアンテナと言う、表¥示するように耐入力アンテナと一致することはできますか?

何については
、 受信チェーン?

!!!!!!さああなたの考えを言ってお気軽に。

Humungus

 
H

Humungus

Guest
こんにちはすべて、

非常に深いサブミクロンCMOS技術(0.13、0.09、0.065 ...)の次期は
、 新しいシステムの電源電圧が小さいために設計する必要がありますことは、1.2Vの。

どのようなノイズ、直線性、DRの、SN比は、無線LAN、Bluetooth、Zigbeeを(802.15.4)、用いたUWB(ウルトラワイドバンド)のようなシステムのRFこれらの技術の実装の現在の消費に影響はありますか?

我々は完全なソ¥フトウェア無線に向かっていますか?

我々これらの設計上の問題に直面する準備ができていますか?

 

Welcome to EDABoard.com

Sponsor

Back
Top