低ドロップアウトレギュレータの質問

L

leonken

Guest
レギュレータの2つの種類：NMOSのデバイスとPMOSパスデバイスを渡します。
なぜ、NMOSトランジスタよりも小さいPMOSのパスdeivceの電圧降下は何ですか？追加37分後：図<img src=¥"http://images.elektroda.net/69_1190036069_thumb.gif¥" border=¥"0¥" alt=¥"question on low drop out regulator¥" title=¥"低ドロップアウトレギュレータの質問¥"/>
 
電圧降下NMOSのを使用してVGをによって決定されます
。使用中はPMOSのはVDSのによって決定されます
。あなたの違いを見つけることができます

 
NMOSのは、ヴィン"VG"対（Vout）は VTNので、VDSは=ヴィン- Voutを"VTNが、PMOSのため、このような数式を期待されます。

 
ためにはVDD（ヴァン）は
、 オペアンプのヴィンによって提供されます。オペアンプの出力はVdd（ヴァン）未満です。

 
こんにちは、Leonken：

NMOSのは、ヴィンオペアンプの電源なので、ヴィンは"VG"Voutは VTN満たしている必要があります。
ので、VDSは=ヴィン- Voutを"VTN（約〜700mV 0.35umプロセス）

PMOSの場合は、専用にする必要があるのVSD =ヴィン- Voutを拡大Vdsat（通常は約100mV〜300mV）より

そのため、PMOSのLDO余裕NMOSのLDOよりも大きいです。それはあなたのヘッドを削減はNMOSソ¥ースフォロアです。

敬具！

Chenmy

 
いくつかのLDOとチャージポンプを追加また
、 低ドロップを実現することができますNMOSのうちに

 
もしu PMOSのdevicはUの利得と180の位相シフトを与えるパスを適用します。
時Ŭを使用すると
、 それはソ¥ースフォロワとして動作するデバイスのパスNMOSの。
ので
、 ユニティゲインの位相シフト。

 
1つのソ¥ース信奉し
、 他のは単に一般的なソ¥ースの段階です

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top