伝送容量性負荷

[chang830]

やあ

私は、1.25Gで（50cmの長）と、FPGAのchip.Theブロックされる作品transimissionをドライブするブロックを設計しています。

私は、シミュレーションでは、どのように負荷を定義するのだろうか？特に
、 容量性負荷？5pFのに十¥分ですか？

ところで、ブロックの出力の動PECLです。

ありがとう

 

[Guest]

[No message]

 

[Blackuni]

やあ、

私は
、 上限値は、FPGA仕様の一部として指定されると思います。

とにかくあなたのSPICEでdiffierent荷重条件（2相励磁、5ペンニア、10ペンス、15p ...）で、すなわちチェックウルブロックのパフォーマンス負荷を掃引を行うことができます

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"とてもハッピー¥" border=¥"0¥" />私はウルこれもあなたのブロックをロードする非理想的だってとしてTxラインのモデリングと思います。

ありがとう、