人は、同じ0.5um CMOSプロセスを私に二鋳造の違いを伝えることができます！

[macaren]

例えば、私は、TSMC 0.5um CMOSプロセスに基づいて設計されている一つのIPを持って、今私は、私は私を伝えることができるそれらの間のプロセスのギャップは、ワンダ、貸切でテープアウトされる新しいチップを設計したいですか？ほんの違いは？

 

[Milad-D]

あなたは少し言ったように、私は受動部品ではほとんど違いを見た。（65nmプロセス、聖とTSMC社からpirting）

 

[macaren]

私は0.5 UMがデザインに基づいてTSMCのCMOSを変更する場合だけです（DRC）のレイアウトverificaitonを行うには、、して、Miladをいただき、ありがとうございます。そしてタパが出てグラフに、このデザインメンテナンス、誰もがチップの性能を評価することができますか？

 

[dgnani]

コンゴ民主共和国のルールの違いは主にマイナーがあるでしょう。完全TSMCは、通常、両方のn及びpインプラントのIBMは、インプラントをn個の派生中のテープアウトを必要と関連付けられている層の自動生成を抑制するTSMC社の内の特定の層の存在を例：はるかに重要なテープアウト層、論理演算、ストリームのマップの違いでしょう。 ..非常に簡単に戻って、シリコンの無駄な部分を取得します。も、同じ鋳物のPDKやデザインの家を変更することを完全に台無しにテープアウトするだけで十分です。

 

[jeevan.life]

あなたはテープアウトを進める前に、ベターは層のマッピングを確認..、ルールセットとは異なる場合があります...それは先の徹底的な検証を行わずにあなたの計画で行くことをお勧めされていません。