ワイヤー/割り当ての遅延を変化させる

S

sainiparvesh

Guest
こんにちは、私は次のコードを使用してstop_clkのposedgeのaccurance時REF_CLKとsample_ref_clk間の遅延を変更したい:/ / stop_clkは常に@(posedge stop_clkが)sample_delay = sample_delay +5を開始するクロックREF_CLKよりはるかに小さい周波数のクロックであり、最後に代入# sample_delay sample_ref_clk = REF_CLK、しかし、私はVCDダンプのREF_CLKとsample_ref_clk間の遅延を受け取っていません。よろしく、Parvesh
 
stop_clkのposedgeのaccurance時REF_CLKとsample_ref_clk間の遅延は、確かにそれが壊れていること、その不明書かれたディスクのIDのいずれかで表示されます。 [URL = http://simulationpretimmobilier.net] [色=#EAE8CF] のプレタIMMOBILIER [/色] [/URL]
 

Welcome to EDABoard.com

Sponsor

Back
Top