L
Lego256
Guest
こここんにちは。私はフアン·M·カリージョによって "VLSIのセル·ライブラリの定GMコンスタントスルーレート、高帯域幅、低電圧レールtoレールCMOS入力段"紙からOPAを設計しようとしました。しかし、私はこの論文ではかなり問題があると懸念している。フィードフォワード回路図2.Bを考慮すると、入力同相範囲の真ん中に1 GM0をキャンセルするために主張されている、と私は同意するが、それは同様に1 Ibをキャンセルするはずだ、と私にはない。述べたように、私にとっては、電流出力のDC同相電圧で1 IBから3 Ibになり、それが1 Ibが残っていない。私は折り返しカスコード負荷段を使用し、私の設計では、DC電流のばらつきは非常に憂慮すべきだろうバイアス変動を誘発するだろう。だから、私が正しいか、私が間違ってんだ？と私が正しい場合は、これを解決する方法を考えることができますか？私はロード·ステージ（M7及びM8のゲートの電圧は、図5）のバイアス電圧を変化させると考える、私はまだそれを実装する方法を疑問に思う...ありがとうございます！レゴ