レッグ合成(最適化constarints)

E

engr

Guest
こんにちはすべて、

制約の中で最適化、私の間に見られる違いはアールを"max_area"いただきました!常に制約の設定に0、視覚それがすることはできませんでした私は、本当の意味
0を設定max_areと"ゼロ設定max_areより"他。

RTLをこれらの合成私たちは制約が我々が中にいる設定、max_area制約が合成することです適用さ各ゲート毎と推定またはツール我々はモジュール全体のRTL。

この場合、いくつかのに良い画像を提供ドキュメントは、plsは用意します。

advacneのおかげで追加分後に1:をどのように私は正確に)を見つける(推定大幅に削減コンパイラ()max_area制約のDC

 
引用:

最適化の制約の中で、私は"max_area"制約は常に0には、それが本当の意味設定しているを見た
 

Welcome to EDABoard.com

Sponsor

Back
Top