レイアウト設計のための面接の質問

M

mouzid

Guest
私はレイアウトを学んでいる。私はPMOSとライブラリからのNMOS transistrを使用して私の最初のインバータをしている。私は、PMOSの大半は、NMOSトランジスタのバルクは、GNDにVDDに接続されていることを知っている。つまり、画像播きで2つのトランジスタのレイアウトを私のために明確ではない。私は、インバータのレイアウトをdrawedが、私はいけないPMOSとNMOSの大部分を登録して知っている。助けてください。
 
レイアウトのプログラムは、＆名手する必要があります右緑豊かなエリアには、Nウェル領域である必要があります。名人では、黒の背景には基板である。その後、p型基板のプロセスを使用する場合は、すべての背景（黒）領域は、p - subです。そして今、NMOSトランジスタの場合には、p +領域のサブタイに存在する必要があります。ですからは、p +拡散＆コンタクトNMOSトランジスタの近くのp -サブで描画することができます。とGNDが接続してください。これはNMOSトランジスタのボディバイアスされます。 PMOSトランジスタの場合には、あなたは、PMOS近くのnウェル領域にn +拡散＆コンタクトを描く必要があります。とVDDしている接続してください。これは、PMOSトランジスタのボディバイアスされます（よくタイ）次に例を示します。上側は、PMOSです。よろしくお願いします。
 
あなた＆私の違いは何ですか？私が見つけることができる唯一の違うものは、お使いのタップは、私はあなたのバルク接続を見つけることができない理由を理解していない（PMOS）の上部下部（NMOSトランジスタ）に配置されています左サイド私のタップに位置しています。そして、私は工場は、上記インバータといくつかの回路で、そしてそれは、もちろん、うまく動作だ。ポイントが出て、私は間違っている場合
 
[引用= ljy4468]どのようなあなた＆私の違いは何ですか？私が見つけることができる唯一の違うものは、お使いのタップは、私はあなたのバルク接続を見つけることができない理由を理解していない（PMOS）の上部下部（NMOSトランジスタ）に配置されています左サイド私のタップに位置しています。そして、私は工場は、上記インバータといくつかの回路で、そしてそれは、もちろん、うまく動作だ。私が間違っている場合、ポイントが出て[を/引用]たぶん私は間違っている。私はあなたのインバータのVirtuosoを使用して行われていないことだと思います。番目のレイアウトと比較する場合には拡散色が異なっている。あなたのタップについて、私はダウンし、それらを参照してくださいそれに近い拡散することではないか。
 
[OK]を、私は名人とレイアウトし。しかし、多分、あなたとは違うdisplay.drf。ユーザーは、層の色を変更することができます。水道と拡散が私のデザインルールに基づいて多少余裕を持っている必要があります。また、いくつかのプロセスには、そのレイアウト、隣接することができます。よろしくお願いします。
 
ので、nの構成されていることガードバンド+層（PMOSトランジスタ）もバルクとして考えていることを意味？だから私は、VDDの儀式にガードバンドを接続できますか？それはまだあなたの儀式と同じ接続を与えるか？私は新しいデザイナー午前..おかげで
 
こんにちはljy4468 [= AdvaRes引用]は、あなたのインバータは動作しません。私はVDDに、gndに一括接続を参照してくださいdont。 [/引用]ルックス私には罰金！キース
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top