レイアウト技術をマッチング

F

fixrouter4400

Guest
こんにちは私はちょうどより一致するレイアウト技術を知っているがします。それだけでマッチングトランジスタの側でダミーのポリシリコン層側を追加し、電源またはグランドに接続して受け入れていますか？代わりに、側で余分なダミートランジスタ側を追加するの？
 
私はそうは思わない、マッチングルールは、実際にダミーなし処理では、一致するpairesため、拡散密度や金属、実際に一致するデバイス自体に影響が一致するペアを回避/ポリ密度が同じになるように周囲の環境が必要です拡散は、同一のドープされたマッチングペアの/ドレイン拡散ソースを保証するのは困難です。あなたは〜2Uの空白（90nmプロセス）、（ダミーのみポリれていない）が必要ですダミートランジスタを去ることができるように場合を除きます。
 
uは私に、サンプルのレイアウトを送信することができます応答をいただき、ありがとうございます。 tnxにTNX
 
は、このマッチングが行われ、どのようにレイアウトから見ることができるように、MNINPはMNINMと一致する必要がありますまた、MNT0と一致しなければならない回路でMNT1では、回路レイアウトを一致の例を午前[を/ b]のが1 。ダミー2は不要ですので、MNT0/MNT1マッチングのため、我々は、間に十分なスペースを残して。 MNINPとMNINMのダミーに一致するデバイスはあなたが見ることができるようにストライプの両方の左側と右側に挿入されます。は
 
あなたは同じWを使用して並んでダミートランジスタ側を入れることが可能ですが低いLを例えば、あなたは、W = 8のトランジスタを持っている場合とL = 4のあなたは、W = 8とダミートランジスタを置くことができるとLはW = 1の長さとして残っている。このテクニックは、あなたにもスペースを節約することができます：Dを
 
のおかげでみんなに役立つ...本当に感謝して..
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top