レイアウトのアンテナ効果の懸念

M

mary96960

Guest
私は、ポリシリコンのアンテナ、連絡先のアンテナ、アンテナを介して金属のアンテナ以外に、きちんとしたアンテナがあることに気づいている。これらのアンテナは何を参照していますか？レイアウト内のこれらのアンテナ違反を修正するには？ 。叫び：：おかげで私はキャリバーのDRCチェックでもアンテナのエラーを持っている。
 
こんにちはメアリーは、私はアンテナのチェックは製造時の電圧を外科からポリシリコンを保護するだけだと思った？よくアンテナ？私にはわからないが、おそらく他のメンバーは知っている私たちのためにあなたの質問に答えることができる...敬具...
 
私にとって、それはまたenccountのは今回が初めてです。うまくいけば、いくつかのいずれかが助けることができる...
 
やぁ、メアリー、アンテナxは金属の敗走、小さな長さの接続と基板のCONNのような電圧分布を行うためのプロセスの一部で使用されている低抵抗ポリのローカルインタコネクト敗走（タイプすることができるX、の面積の比誤差が発生等）、ゲートの面積にFABが比率を言及を超えて増加することにconected。ここで問題が反応性イオンビーム/イオンビームエッチング中に、である、ゲートに接続されているこの構造は、ゲート、すなわち、薄い酸化物の誘電体を傷つけないように十分な電荷を収集します。ので、あなたの問題は、面積比を減少させることによって減らすことができます。正確にコンテキスト内のアンテナエラーが何であるかを調べるには、おそらく、もっと自分のルールファイルを参照してください。時々、柔らかいとアンテナチェックが一緒にこん棒状のです。それは明らかだと思います。
 
THX。私の理解では、そのアンテナのルールは唯一のゲート領域に金属の比率を気になります。なぜ私の設計ルールは、\\ビア\\にも含まれます？
 
私はそれについてはよく分からない。 usaullyそれはビットだけの長い下部金属線がゲートに触れると。あなたのFABはこの疑問をクリアするには右の接触である。 （私は、あなたがそれからあなたのルールファイルを持っていることを期待）
 
[引用]ここでの問題は、反応性イオンビーム/イオンビームエッチングの間に、である、ゲートに接続されているこの構造は、ゲートの誘電体、すなわち、薄い酸化膜を損傷するのに十分な電荷を収集します。ので、あなたの問題は、面積比を減少させることによって減らすことができます。 [/引用]そう、最終的なエッチングの段階で起こったされている。あなたはほとんどエッチングを終了し、それがinsurancyのために少しをlitlle続行する場合。その前に、すべての金属元素が相互に接続し、充電電流はすぐに漏れることができる。しかし、この最終段階でsctructureは、それらは薄い酸化膜とゲートに接続しているいくつかの浮動金属の島々があります。金属の上にフォトレジストで絶縁されているので、これらのフローティング領域の境界を介して充電電流が流れる。小さいゲート容量は、より高い電圧がゲート電圧に到達することができます。ので、ゲート領域に金属島周囲の比率は重要なパラメータです。エッチングを経由して中で同じ状況ができます。最終段階ではalredy金属浮島churge現在の開始の増加のゲート電圧に経由して開くときに。その前に、金属は酸化物で絶縁されています。しかし、この場合の電流の流れのトラフオープンビア。ので、ゲート領域に領域を介して重要なパラメータがあります。その後、次の金属。ゲート領域に再び周囲。浮島は、任意のドレインまたはソース領域に接続になった場合、それがあるため、接合リーク電流を考慮から除外する必要があります。
 
ハイテクもアンテナは、基板電流の漏れにNWELLは解決策はNWELLが接続されて一般的にこのためのゲートリーク電流よりも基板の漏れにNWELLを行う場合は、ゲートを破壊するゲートリークに比べて十分に高い場合ゲートdurinigの製造に関してNWELLの充電を意味します我々はrはanalayoutに関して逆バイアスされたダイオードを作成することを意味しますそのM1を使用してsustrateにダウン
 
[引用= analayout]ハイテクもアンテナは、基板のリーク電流にNWELLはゲートリークに比べて十分に高い場合ゲートdurinigの製造に関してNWELLから充電すると、それは解決策は、このため、ゲートリーク電流よりも基板の漏れにNWELLを行うているゲートを破壊することを意味します一般的にNウェルは、逆バイアスされたダイオードを作成する我々rはanalayout [/引用]申し訳analayoutに関して、あなたがコメント手の込んだことはできますか？意味M1を使用してsustrateに縛られているNWELLが製造中にゲートに充電される理由私は知らないか、そしてサブリーク電流とゲートリーク電流のNWELLとの関係は何ですか？されているか、それはアンテナのルールの背後にある電圧損傷?:?::?:
 
THX、すべての。続いて私はよくアンテナの定義を持っている：まあアンテナは、PFETのゲートリーク電流を増加し、信頼性の時間依存絶縁破壊（TDDB）障害はn +ダイオードで基板に結び付けられてテスト構造で観察された。想定される原因は、大型アンテナの接続（例えば、多くのビアを持つパッド）によるゲートを基準にしてnウェルの充電中です。このようなものアンテナがゲート酸化膜の損傷や信頼性の障害が発生することができる。 DGとEGのような厚いゲート酸化膜は、低い漏れレベルのために薄いゲート酸化膜よりも影響される可能性が高くなります。 nウェル基板のダイオードのリーク電流のレベルには十分に高い場合には、基板に流入すると、ゲート酸化膜の損傷を防ぐことができる充電。これは、nウェルを目的とした非常に低いリーク電流のレベルを打ち消す。より高いリークレベルを持つダイオードを使用して基板にnウェルを接続するとnウェル基板のダイオードに効果的なソリューションです。原則として、よくアンテナが同じようにトリプルウェルでNFETsに影響を与える可能性がありますが、これらの構造はまだ利用できません。その間に、トリプルウェルを囲むnウェルに接続する必要があります。基板にnウェルを接続すると、ほとんどの回路に固有です。例えば、インバータは、n +ドレイン、それぞれにnウェルとpを用いて基板に+ドレインを接続します。私の質問は、ダイオードを使用して基板にnウェルを結び付ける方法です。
 
やぁ、メアリーは、PMOSのBLKからNWELLの外側にM1を利用しm1to RXは、私がnwのウル明確ragardsのanalayoutを考える連絡置く
 
analayout、どうやって？ここで、私はBLKのM1を接続する必要がありますに？ THX。
 
こんにちは一般的にはNWはNウェルの外でそれがその後M1 TI RXは、これはNウェルの外にあるべき連絡入れsustrate＆ルートからM1を取る基板の接触を介してVDDに接続されています。連絡先は、このことによりそのN +拡散実際に我々はrの逆バイアスされたダイオードを作成しているウル明確なNWのに関してanalayout願っています
 
申し訳ありませんが、私はまだ意味をなさない。私はPICを助けることができると思います。ところで、私たちはあなたがNWの外側にN + diffを使用して提案し、代わりにその中の、およびNW内部PMOSの源泉に接続m1.AreでNWの接触を介して、VDDにNWを接続し、通常と思いますか？だから、どのような電圧の可能性私はまた、N +差分にVDDを接続する必要があります？
 
申し訳ありませんが、それはthis.Am私の右のようにする必要があります？
 
こんにちは私たちは、我々は、Nウェル＆置くの外側にRルーティングM1、rはその時点からN + diddusion（RXにM1）の接触を置くNウェルにそのN +拡散にNWを接続するために図に示すようにRXの接触にM1（N +拡散）が必要です添付ファイルはその北西ウル明らかに関してanalayout願っています
 
どうもありがとうございました！エラーのほとんどは、diff、N +インプラント、NW、電気ショック療法、によって形成されるNMOSCAPである1つを除いて、行って逆にこのケースではDIOD偏った追加するNW.Howの外でpを持つ+ピックアップ。
 
こんにちは私はあなたがに関してanalayoutをexpainことが取得していない
 
私はキャップを形成するNMOSに起こった同じDRC違反を意味する。それは、N +差分、ポリ、CT、M1、NWによって作成されます。それが逆バイアスされたダイオードをクリートに外で解決するために、私はN +差分NW内部NWのピックアップと別のNのような+差分を追加しました。その後、違反はなくなっています。しかし、私は疑問に思ってそれがNMOSCapにそうするために正しいか？オリジナルのレイアウトの原因、NWはフローティングされています。おかげ。
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top