V
voho
Guest
こんにちはすべてのコンフィギュレーションは、FPGAの内部コンフィギュレーションメモリにデザインのビットストリームをロードするプロセスです。リードバックは、そのデータを読み取るプロセスです。常にこれを実行している場合誰かが私を助けることができる場合：CAPTURE_VIRTEXコンポーネントは、すべてのレジスタのロジック状態がコンフィギュレーションメモリにキャプチャされる時期を制御するFPGAデザインで使用されています。 CLKピンは、レジスタの変化の論理状態にキャプチャを同期させるというdrivenby任意のクロック源とすることができる。の感謝よろしく