リード·クロックおよびFIFO​​よりも遅いクロックを書く

[sun_ray]

書き込み速度が読み取り速度より小さいFIFOのいずれかの必要性はありますか？ここでコースのライト·クロックは、クロックが読み出しクロックよりも遅い時刻の読み出しと書き込みは異なるクロックです。

 

[sakthikumaran87]

uはCDCを管理する1つのFIFOが必要かもしれませんが、私も適切なハンドシェイクメカニズムがあなたを助けると思います。

 

[sun_ray]

[QUOTE = sakthikumaran87。1110910] uはCDCを管理する1つのFIFOが必要かもしれませんが、私も適切なハンドシェイクメカニズムがあなたを助けると思います[/QUOTE]なぜあなたはここでFIFOが必要だと思います。？

 

[sakthikumaran87]

Cは、2つのクロックドメインが異なるUであるため、シンクロナイザーを間に必要な書き込み、メタスタビリティを避けるために、データを読み取ります。 1よりも大きくなるようにデータ幅を想定し、データを転送するシンプル·デュアル·フロップの同期を使用して傾く。したがって、FIFO /ハンドシェイクメカニズムの必要性は、PICに入ってくる。

 

[imbichie]

あなたの書き込み/データを読み取るには、単一のビットは、FIFOの不要であればハイsun_rayは、あなたはダブル手の平メカニズムで行くことができます。またはあなたは3手の平機構と行くことができ、それが故障間隔（MTBF）平均時間に依存しています。ここでダブル/トリプル手の平は、読み出しクロックで行われます。

 

[sun_ray]

[QUOTE = imbichie。1111087]あなたの書き込み/データを読み取るには、単一のビットは、FIFOの不要である場合こんにちはsun_ray、あなたはダブル手の平メカニズムで行くことができます。またはあなたは3手の平機構と行くことができ、それが故障間隔（MTBF）平均時間に依存しています。ここでダブル/トリプル手の平は、読み出しクロックで行われます。[/QUOTE]は私たちではなく、単一のビットが、複数ビットのデータの話しています。我々は、FIFOが必要ですか？それが必要な場合は深さが、この場合で計算する方法を記述してください。

 

[sakthikumaran87]

2または4の最低限のFIFOの深さが十分でなければなりません。

 

[sun_ray]

[QUOTE = sakthikumaran87。1111127]。2または4の最低限のFIFOの深さが十分でなければなりません[/QUOTE]それを計算する方法があるはずです。このしてください応答を認識している誰か。