リベロでのPRO ASICのVHDLコーディング

R

rob007

Guest
私はフォローしている。問題は、sは(2 0 downto)STD_LOGIC_VECTORである発生しました。S3はSTD_LOGIC_VECTOR(0 downto 1)であり、Y =アウトSTD_LOGIC_VECTOR(0 downto 15); @ E:CD648:32.vhd(667)| Expressionの型と一致しないSTD_ULOGIC @ END私は2つのセレクトラインS3とsを使用して、32チャネルにアクセスするためのマルチプレクサを使用していますが、それは問題の上に私に言っ私はできるだけ早くU1として解決策を教えてください:mux8ポートを事前に感謝
 
あなたのコードを投稿してください - あなたは、ポストは非常に明確ではありません。
 
私は、コードを添付して私はできるだけ早くあなたに感謝お知らせください
 
パラメータの数が一致していません。 mux8のコンポーネント宣言によると、より多くの16ビットは、ビットベクトルの前に期待されています。あなたがやっていることは考えていません。
 
私はそれが正常に動作している16チャンネルのためにそれを行うことが、32チャンネルに感謝していない
 
私はそれが正常に動作しているが、32チャンネル
のため申し訳ありませんが、私はあなたの言いたいことを理解していないではない16チャンネルのためにそれを行っている。私が話したように、以前に掲載されたコードに構文エラーがあり、コンパイルすることはできません。私は最初の投稿は、このコードに関連していたことが、理解していた。なぜあなたは今、別のコードを投稿しています?
 
私は以前の投稿のコードは、私はポストが後で16チャンネル用が32チャネルとコードの場合、私はちょうどそのエラーのExpressionの型STD_ULOGIC意味と一致しないいただきました!セレクトラインを増加し正常に動作していることを言いたいと思う
 
動作していないコードを投稿してください。
 
このコードは、サンキューに動作していない
 
あなたのMux8コンポーネントに32入力を持っているが、わずか16を接続してください。したがって、そのはI17にS3をマップしようとしています。
 

Welcome to EDABoard.com

Sponsor

Back
Top