リセット信号：質素3スタータキットを助ける

U

umairsiddiqui

Guest
スターターキットのプッシュボタンは、プロセッサ期間4月5日CLK（20MHz）のためのリセット信号を生成する方法、デバウンスされていません...
 
こんにちは、私はまた私が最初にザイリンクスのスターターキットに取り組んでいたいくつかの問題に直面した。このキットでは、彼らは、スイッチのデバウンスのためにハードウェアを提供din't。あなたはそれらを使用する前に、スイッチ用のスイッチデバウンサのコアを生成する必要があります。インターネットで検索したりするには、簡単にデバウンサのプログラムを使用する準備を取得することができますすることができます。もちろん、それはあなた自身のVHDL / Verilogのプログラムを書くのはとても簡単です。よろしく、シュワ
 
私はそれらの少しスパルタン3のボードのいずれかを持っている。私は2つのDフリップフロップを介して供給することにより、各ボタンやスイッチをデバウンス。両方は、50 MHzでクロックされるフリップフロップが、2つ目は、20msごとまたはそう（私は他の場所で使用していることにカウンタをデコードする）一度有効になっています。デバウンスは素晴らしい作品。ここでは、Verilogの例です：4つのボタンのための[コード]は/ /シンプルデバウンサ。その期間は、最悪の場合のバウンスより長くなるように/ /"回数"のサイズを選択してください。モジュールの上部（CLK、button_in、button_out）、入力CLK、/ /私のクロックが50 MHzの入力は[3:0] button_in; / / 4弾むボタンREG [19:0]カウント= 0; / /周期約20ミリ秒レジスタ[3:0] button_tmp = 0; / /入力を同期出力登録番号[3:0] button_out = 0; / / 4デバウンスボタン常に@（posedge CLK）のカウントを開始
 
スターターキットのプッシュボタンは、プロセッサ期間4月5日CLK（20MHz）のためのリセット信号を生成する方法、デバウンスされていません...
 
こんにちは、私はまた私が最初にザイリンクスのスターターキットに取り組んでいたいくつかの問題に直面した。このキットでは、彼らは、スイッチのデバウンスのためにハードウェアを提供din't。あなたはそれらを使用する前に、スイッチ用のスイッチデバウンサのコアを生成する必要があります。インターネットで検索したりするには、簡単にデバウンサのプログラムを使用する準備を取得することができますすることができます。もちろん、それはあなた自身のVHDL / Verilogのプログラムを書くのはとても簡単です。よろしく、シュワ
 
私はそれらの少しスパルタン3のボードのいずれかを持っている。私は2つのDフリップフロップを介して供給することにより、各ボタンやスイッチをデバウンス。両方は、50 MHzでクロックされるフリップフロップが、2つ目は、20msごとまたはそう（私は他の場所で使用していることにカウンタをデコードする）一度有効になっています。デバウンスは素晴らしい作品。ここでは、Verilogの例です：4つのボタンのための[コード]は/ /シンプルデバウンサ。その期間は、最悪の場合のバウンスより長くなるように/ /"回数"のサイズを選択してください。モジュールの上部（CLK、button_in、button_out）、入力CLK、/ /私のクロックが50 MHzの入力は[3:0] button_in; / / 4弾むボタンREG [19:0]カウント= 0; / /周期約20ミリ秒レジスタ[3:0] button_tmp = 0; / /入力を同期出力登録番号[3:0] button_out = 0; / / 4デバウンスボタン常に@（posedge CLK）のカウントを開始
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top