メモリジェネレータ

[sree205]

こんにちは皆さんは、RTLSで使用できるポートをブラックボックスとしてメモリが生成されますそこに任意のツールか？また、メモリのLEFを生成することができる方法は何ですか？私は、そのは、物理設計で慣れるの場合方法があるはず確信しています。すぐに応答を得るために願っています。歓声。

 

[eda_wiz]

うん..ファウンドリは、必要な構成のためのHDL /合成/レイアウトファイルを生成するためのメモリコンパイラを供給します。

 

[sree205]

こんにちは、私は職人のサイトでメモリジェネレータを見つけました。彼らは自由のためにそれを与えるが、それは登録が必要です。私は登録をした、しかし、彼らはまだ確認していません。私は128と256 MBのRAMのカップルのためのLEFとのverilogファイルを得ることができるチャンスがある？おかげで。

 

[sree205]

こんにちは皆さんは、RTLSで使用できるポートをブラックボックスとしてメモリが生成されますそこに任意のツールか？また、メモリのLEFを生成することができる方法は何ですか？私は、そのは、物理設計で慣れるの場合方法があるはず確信しています。すぐに応答を得るために願っています。歓声。

 

[eda_wiz]

うん..ファウンドリは、必要な構成のためのHDL /合成/レイアウトファイルを生成するためのメモリコンパイラを供給します。

 

[sree205]

こんにちは、私は職人のサイトでメモリジェネレータを見つけました。彼らは自由のためにそれを与えるが、それは登録が必要です。私は登録をした、しかし、彼らはまだ確認していません。私は128と256 MBのRAMのカップルのためのLEFとのverilogファイルを得ることができるチャンスがある？おかげで。