メモリの問題！

[vijay_1285]

こんにちはhuys、
唯一のようにあまりにも私のデザインを使用私は私は制限の問題をため、メモリのだ遭遇、論理することができます私は追加してどのように私のFPGA（Cyclone IIの2C20 FPGAの）いくつかの要素もいるののためにregisters.THere明示的なメモリブロックを私はメモリを利用することができます増やす？（modifyinなく既存のコードを、方法は何か？）
私は、ソ¥フトウェアIIの遠方監視だ使用してクを（）で..これをされる設定の任意のある有効にするに？？

plsは助け...これは実質緊急だって私カントビットのメモリ進めるとすべてのためのコーディング、使用私のLE now.butている占領％は0です。

 

[zeeshanzia84]

さて、私は少し考えてコードを変更するでしょうがあなたは。ドキュメントCheckoutをシンセサイザー。

私はエンジン合成使用してザイリンクスを使用して、ためとの認識ブロックRAMを提供される方法、特定のコード内に必要ですFPGAが...それは。ドキュメントについては、私は普段からコードを貼¥り付けますコピー/。

 

[vijay_1285]

yaは、私は... ramstyleをいくつかの合成したに属性のように、
しかし、後に分析＆合成、まだメモリビットの使用.. 0％
コーディングが必要他のいくつかの？？

 

[Guest]

[No message]

 

[Guest]

コードを変更しないことなくそれを行うことができますが確認します。役立つかもしれないそれが大きなデバイスを試して使用する

 

[vijay_1285]

私は、コードを変更することができますが、個々の構¥成レジスタのサイズを..
私はのLEのメモリブロックを使用したいのFPGAとしてだけでレジスタを使用していた私。
どのように設計することができます私のブロックをもに、これらのメモリ私は含まれますか？？

 

[Guest]

あなたがデザインをするには、それらinstakkすることができます使用wizzardし、ブロックを生成するもの。チェックQurtusは、手動

 

[vijay_1285]

と同様にuは...私はya、と語った
私はファイルを作成ram.vのためにマネージャをmegawizrdプラグインを使用...
それから私はps..but /とToggleButtonを入力テストのためにエンティティ埋め込み、これをでトップレベルのLEDがオそのこと働い..は今、そのターキンこれらのメモリビット... plsをコードを確認するこの..これは..ですトップレベルのエンティティモジュールram_lpm（CLKの、確認お願い、SWの、キー）;

出力[9:0]確認お願い;
入力[9:0]南西;
入力[3:0]キー。
ワイヤはinp_sigを[13時];
入力CLKの。
ワイヤーbutton_inp;
wren_sig regの。
ワイヤはq_sigを[午後01時00];
data_sig]レッグ[を13：00;
addr_lup]レッグ[を午前5時。ram1（luptable。アドレス（addr_lup）。クロック（CLK）、、データが）（data_sig、。レン）は（wren_sig。qは（q_sig））;]を午前9時00分[9:0] =南西[を割り当てるinp_sig / /プッシュボタン入力
LEDの接続に割り当てる確認お願い[を9:0] = q_sigの[オ/ Pが9:0] / /;
] 3割り当てるbutton_inpを=キー[;ボタンのトリガ/ /メモリへの書き込み常に@（posedgeのbutton_inp）始めるwren_sig = 1'b1;addr_lup = addr_lup 6' b000001;data_sig = inp_sig;wren_sig = 1'b0;終了

endmoduleみんな、コードはこのprobは何か？？